Verilog HDL是一种硬件描述语言（HDL:Hardware Discr iption Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。Ver

从提高测试效率和代码覆盖率的角度，提出一种利用Verilog HDL语言中的task来复用测试代码，进行分层分模块验证的测试方案。用该方案测试802.11a基带芯片，可对设计模块进行功能仿真，找出设计中的错误，以保证802.11a基带芯片在功能上的正确性和可行性。