注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. StratixIII可编程功耗优化技术

  2. StratixIII可编程功耗优化技术，内核电压高性能1.1V，低功耗0.9V，采用62nm技术，是一款高端FPGA器件

  3. 所属分类：硬件开发

    • 发布日期：2010-04-24
    • 文件大小：876544
    • 提供者：zju_huoyan

  1. RK3399_功耗优化 .pdf

  2. 文档中文名称《RK3399_功耗优化 》，英文是Rockchip_RK3399_Introduction_Power_Consumption_Optimization_CN,更新日期为2019.7.25 版本为V1.1，属于硬件和内核系统设计优化，降低功耗，提高散热效率的指导文件。 本文档主要介绍 Rockchip RK3399 Android7.1 行业版本功耗初步排查、优化、debug 方法， 旨在帮助软件开发工程师优化 RK3399 平台 Android7.1 行业版本的功耗，达

  3. 所属分类：硬件开发

    • 发布日期：2020-02-28
    • 文件大小：1048576
    • 提供者：xianjiankun

  1. 薄冰层脱附与脆裂的力学模型与功耗优化

  2. 薄冰层脱附与脆裂的力学模型与功耗优化，张承虎，，本文针对固体表面上冻结的薄冰层的脱附去除问题，建立应力平衡方程并进行应力状态分析，分别建立了垂直刮削、倾斜刮削条件下的冰

  3. 所属分类：其它

    • 发布日期：2020-02-20
    • 文件大小：559104
    • 提供者：weixin_38559866

  1. SOC参数自动配置设计方法与功耗优化

  2. 在片上系统(SOC) 的参数化设计方法中,参数的大量增加加大了SOC 集成和参数优化选择的复杂程度。新方法对原有的硬件描述语言进行了扩展,并建立了参数自动配置环境,该环境由一组Perl 和Shell 脚本组成,能够自动根据参数设置生成正确的硬件描述。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：171008
    • 提供者：weixin_38712092

  1. 嵌入式DSP设计中的功耗优化

  2. 下面介绍一下嵌入式DSP设计中的功耗优化，希望这篇文章对大家的学习有帮助。

  3. 所属分类：其它

    • 发布日期：2020-08-02
    • 文件大小：107520
    • 提供者：weixin_38651286

  1. 如何处理好嵌入式DSP设计中的功耗优化

  2. 在开发周期中，越早考虑功率优化问题越好，对于具有多个应用和工作模式的复杂系统而言尤其如是。为了延长电池工作时间，低功耗通常是主要的要求之一，即使是线路供电系统也需要通过降低耗电量来减少散热和运行成本。

  3. 所属分类：其它

    • 发布日期：2020-08-02
    • 文件大小：108544
    • 提供者：weixin_38545961

  1. DSP中的如何处理好嵌入式DSP设计中的功耗优化

  2. 对基于数字信号处理器(DSP)的系统而言，优化功耗是一项重要但往往难以实现的设计目标。现在，基于DSP的设备常常把以往各自独立的多个应用结合起来，每一个应用都可能有多个工作模式。要得到这样一个设备的功率分布是非常困难的一件事，更遑论整个复杂的系统。设计人员需要获知尽可能多的最佳信息，以及能够帮助他们优化特定应用之功耗的技术和工具。     幸运的是，近年来，在DSP芯片的设计和制造工艺方面，都在不断推出更先进的功耗降低方法。现在的片上功率优化技术能够提供更多的精细控制和更多的省电模式，以及关于

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：155648
    • 提供者：weixin_38645266

  1. DSP中的基于嵌入式DSP系统的低功耗优化设计

  2. 无线系统及有线系统设计师均必须重视电源效率问题，尽管双方的出发点不尽相同：对于移动设备而言，更长的电池使用寿命、更长的通话时间或更长的工作时间都是明显的优势，降低电源要求意味着使用体积更小的电池或选择不同的电池技术，这在一定程度上也缓解了电池发热问题;对于有线系统而言，设计师可通过减小电源体积、减少冷却需求以及降低风扇噪声来提高电池效率。人们很少会提到这样一个事实：提高电源效率还可节省空间，而节省的空间可以用来增加能够提高系统性能的组件，尤其是设计小组希望添加一个以上处理器时，这一点非常重要。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：200704
    • 提供者：weixin_38506713

  1. 基于动态频率的芯片面积功耗优化设计

  2. 芯片面积和功耗与工作频率紧密相关，在保持原有项目设计的条件下，利用门电路在不同频率下的开关工作原理，提出一种动态频率闭环设计方法，从系统级综合优化芯片的面积和功耗。通过筛选满足条件的多组测试集，建立频率与面积、频率与功耗的数学模型，综合考虑面积和功耗并计算出最优的频率。通过对一款已流片的芯片进行仿真验证，该方法同原有设计方法相比可以减少芯片面积约0.59%、降低功耗约9.01%。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：403456
    • 提供者：weixin_38653508

  1. DSP中的嵌入式DSP方案中的功耗优化

  2. DSP降耗一直是困扰设计人员的问题，现在新的DSP操作系统整合了多项功率管理功能。这些内建功能及工具加上系统设计的精心部署，DSP系统的功耗可得到大幅度降低。 　　低功耗问题 　　在企业中，降低功耗就等同于降低开销；在移动电子设备领域，就意味着更强悍的续航能力，就意味着销量。 　　理解功率分布和芯片资源 　　在任何类型的系统中，降低功率的第一步是了解系统的使用方式，以及这种使用是如何影响功耗的。比如，手机大部分时间都处于等待呼叫的状态中，实际通话的时间相当少。另一方面，MP3播放器通常不是开机处

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：194560
    • 提供者：weixin_38623919

  1. 基于DSP的便携系统的功耗优化政策

  2. 为了帮助数字信号处理器(DSP)开发人员最大化地延长电池使用时间，并促成功率敏感的便携系统，德州仪器(TI)公司推出了TMS320C5509A、TMS320C5507和TMS320C5503数字信号处理器。不过，要确保这种DSP不消耗任何不必要的功率，就必须了解如何才能将功耗降至最低，以及怎样充分利用将所有暂未使用的外设保持在闲置状态的优势。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：96256
    • 提供者：weixin_38731199

  1. 如何处理好嵌入式DSP设计中的功耗优化

  2. 对基于数字信号处理器(DSP)的系统而言，优化功耗是一项重要但往往难以实现的设计目标。现在，基于DSP的设备常常把以往各自独立的多个应用结合起来，每一个应用都可能有多个工作模式。要得到这样一个设备的功率分布是非常困难的一件事，更遑论整个复杂的系统。设计人员需要获知尽可能多的最佳信息，以及能够帮助他们优化特定应用之功耗的技术和工具。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：149504
    • 提供者：weixin_38741531

  1. 嵌入式DSP设计中的功耗优化最佳策略

  2. 对基于数字信号处理器（DSP）的系统而言，优化功耗是一项重要但往往难以实现的设计目标。现在，基于DSP的设备常常把以往各自独立的多个应用结合起来，每一个应用都可能有多个工作模式。要得到这样一个设备的功率分布是非常困难的一件事，更遑论整个复杂的系统。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：148480
    • 提供者：weixin_38506798

  1. 一种适用于GMR-1移动地面站的低功耗优化方法

  2. 在对地球同步轨道卫星的移动通信系统中，典型的移动地面站（Mobile Earth Station，MES）的主要形态是车载终端、便携式终端、手持终端。手持终端的电池容量有限特性使得低功耗设计成为手持MES的焦点问题。为了延长基于对地球同步轨道移动无线接口(GMR-1)标准的MES待机时间，根据其空中接口规范的特点，采用优化系统架构和合并周期性唤醒任务的方式，在保证系统性能的前提下，使得移动地面站的基带核心处理部分在典型待机场景下的功耗减少了20.9%。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：406528
    • 提供者：weixin_38617413

  1. EDA/PLD中的Xilinx FPGA的功耗优化设计

  2. 对于FPGA来说，设计人员可以充分利用其可编程能力以及相关的工具来准确估算功耗，然后再通过优化技术来使FPGA设计以及相应的PCB板在功率方面效率更高。 　　静态和动态功耗及其变化 　　在90nm工艺时，电流泄漏问题对ASIC和FPGA都变得相当严重。在65nm工艺下，这一问题更具挑战性。为获得更高的晶体管性能，必须降低阈值电压，但同时也加大了电流泄漏。Xilinx公司在降低电流泄漏方面做了许多努力，尽管如此，源于泄漏的静态功耗在最差和典型工艺条件下的变化仍然有2:1。泄漏功耗受内核电压（V

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：160768
    • 提供者：weixin_38749863

  1. 处理器存储器子系统中的SoC功耗优化设计

  2. 在新的系统级芯片(SoC)设计中，尤其是对便携式设备而言，对整个系统功耗的优化正变得与性能和面积优化同样重要。        有些EDA工具具有门控时钟、降压、降频和减少漏电电流等功能，有些芯片制造商能够提供低功耗库和工艺，所有这些工艺都非常费时；在最好情况下能够提供两倍的性能提升，因为这些提升是在设计周期的后端进行的。        功耗优化的最佳时间是在设计周期的一开始进行，即在确定体系结构的系统级进行优化。确定系统级体系结构对功耗影响非常大，如局部存储器和高速缓存的数量和容量。在设

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：143360
    • 提供者：weixin_38704701

  1. 赛灵思 FPGA 的功耗优化设计.pdf

  2. 赛灵思 FPGA 的功耗优化设计

  3. 所属分类：硬件开发

    • 发布日期：2021-03-18
    • 文件大小：1048576
    • 提供者：yobuwen

  1. 三维集成电路堆叠硅通孔动态功耗优化

  2. 三维集成电路堆叠硅通孔动态功耗优化

  3. 所属分类：其它

    • 发布日期：2021-02-21
    • 文件大小：310272
    • 提供者：weixin_38716590

  1. 一种结合页分配和组调度的内存功耗优化方法

  2. 多核系统中,内存子系统消耗大量的能耗并且比例还会继续增大.因此,解决内存的功耗问题成为系统功耗优化的关键.根据线程的内存地址空间和负载均衡策略将系统中的线程划分成不同的线程组,根据线程所属的组,给同一组内的线程分配相同内存rank中的物理页,然后,根据划分的线程组以组为单位进行调度.提出了结合页分配和组调度的内存功耗优化方法(CAS).CAS周期性地激活当前需要的内存rank,从而可以将暂时不使用的内存rank置为低功耗状态,同时延长低功耗内存rank的空闲时间.仿真实验结果显示:与其他同类方法

  3. 所属分类：其它

    • 发布日期：2021-02-10
    • 文件大小：910336
    • 提供者：weixin_38595606

  1. 基于门控时钟的寄存器传输级功耗优化

  2. 基于门控时钟的寄存器传输级功耗优化、电子技术,开发板制作交流

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：181248
    • 提供者：weixin_38642897
« 12 3 4 5 6 7 8 9 10 ... 50 »