注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. MULTISIM10电路—模拟加法器

  2. LM324构成的模拟加法器，用于双极性的信号转换成单极性的信号，即叠加直流的信号调理

  3. 所属分类：专业指导

    • 发布日期：2010-03-31
    • 文件大小：849920
    • 提供者：chululu

  1. 运算放大器信号运算电路 加法器 减法器等.doc

  2. 运算放大器信号运算电路 加法器 减法器等.doc 自己找的 还不错，适合长时间没看模电，又要找工作笔试的。

  3. 所属分类：专业指导

    • 发布日期：2010-07-15
    • 文件大小：168960
    • 提供者：open1058

  1. 电子技术基础 加法器及译码显示电路

  2. 电子技术基础 加法器及译码显示电路.。。。。。。。。。。。

  3. 所属分类：专业指导

    • 发布日期：2010-07-15
    • 文件大小：3145728
    • 提供者：fuji116116

  1. 加法器电路的设计,采用带宽很宽的AD844来实现该加法电路

  2. 由于A/D转换器采用的是MAX114，此芯片只能对正值信号进行采样，而信号输入时有正有负，故需要采用加法器电路，以对信号进行平移，使信号都为正值。而由于信号频率很高，为了在对信号处理时信号能不衰减，故采用带宽很宽的AD844来实现该加法电路。

  3. 所属分类：电信

    • 发布日期：2011-07-19
    • 文件大小：34816
    • 提供者：dz20082312522

  1. 快速加法器的设计

  2. 快速加法器的设计，四位先行进位，三种方法设计32位，16位补码加法电路

  3. 所属分类：专业指导

    • 发布日期：2011-11-21
    • 文件大小：2048
    • 提供者：nikkic

  1. 加法器 DSN ALU ISIS

  2. 加法器 DSN ALU isis 计算机组成原理 加法器的逻辑电路

  3. 所属分类：硬件开发

    • 发布日期：2012-03-29
    • 文件大小：99328
    • 提供者：xhalone

  1. 三角波发生器 加法器 比较器 滤波器电路 multisim

  2. 三角波发生器 加法器 比较器 滤波器电路 multisim

  3. 所属分类：电信

    • 发布日期：2012-06-26
    • 文件大小：198656
    • 提供者：cyj_stifler

  1. 加法器VHDL

  2. 数字路基电路设计实验VHDL 实现的串行加法器 并行加法器

  3. 所属分类：专业指导

    • 发布日期：2012-10-11
    • 文件大小：38912
    • 提供者：lucst

  1. 十进制加法器的设计

  2. EDA课程设计，设计了一个十进制加法器，内容包括加法器的原理，电路原理图以及仿真结果图

  3. 所属分类：软件测试

    • 发布日期：2013-07-24
    • 文件大小：138240
    • 提供者：gangchengxuezi

  1. 基于NE5532的加法器

  2. 加法器，NE5532，在常用的电路设计当中，加法器是必不可少的模块，特别在两路信号进行叠加的时候

  3. 所属分类：专业指导

    • 发布日期：2018-04-02
    • 文件大小：161792
    • 提供者：sinat_33977027

  1. BCD加法器的Multisim仿真图和Altium designer的PCB版图

  2. 这是我自己在数字电路课上的作业，BCD加法器的Multisim仿真图和AD的PCB版图，老师要求非常多，完成的效果应该挺好的

  3. 所属分类：讲义

    • 发布日期：2018-05-13
    • 文件大小：854016
    • 提供者：weixin_40973904

  1. 北京大学 数字电路课程设计（加法器、计数器、表决器）

  2. 北京大学 数字电路课程设计（加法器、计数器、表决器）

  3. 所属分类：硬件开发

    • 发布日期：2018-08-06
    • 文件大小：267264
    • 提供者：qq_36589234

  1. 计算机组成原理实验课程 实验一 运算器设计（加法器设计）8位可控加减法器设计、32位算术逻辑运算单元ALU设计alu.circ

  2. 8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已画好。alu自动测试是100分。

  3. 所属分类：Linux

    • 发布日期：2020-05-16
    • 文件大小：727040
    • 提供者：CN_EventHorizon

  1. 数字电路课程设计之超前进位加法器.doc

  2. 使用Verilog语言实现四位超前进位加法器设计，并使用Quartes编写程序，使用modelsin进行仿真验证设计

  3. 所属分类：硬件开发

    • 发布日期：2020-04-12
    • 文件大小：216064
    • 提供者：succguan

  1. 数字电路课程设计之BCD加法器设计.doc

  2. 使用Verilog语言实现4bit*4bit 8421 BCD码加法器设计，并使用Quartes编写程序，使用modelsin进行仿真验证设计

  3. 所属分类：专业指导

    • 发布日期：2020-04-12
    • 文件大小：276480
    • 提供者：succguan

  1. 加法器电路

  2. 加法器的电路图,非原创，请勿喷。

  3. 所属分类：其它

    • 发布日期：2018-12-13
    • 文件大小：5120
    • 提供者：weixin_43812309

  1. 4位快速加法器设计.zip

  2. 利用前一步设计好的四位先行进位电路构造四位快速加法器，其引脚定义如图所示，其中 X，Y 为四位相加数，Cin 为进位输入，S 为和数输出，Cout 为进位输出，G，P 为 4 位成组进位生成函数和成组进位传递函数

  3. 所属分类：互联网

    • 发布日期：2020-06-01
    • 文件大小：48128
    • 提供者：qq_45772158

  1. 加法器是什么?加法器电路原理

  2. 加法器 ： 加法器是为了实现加法的。 即是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。 对于1位......

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：62464
    • 提供者：weixin_38686542

  1. 电源技术中的加法器电路原理图解

  2. 在计数体制中，通常用的是十进制，它有0，1，2，3，…，9十个数码，用它们来组成一个数。但在数字电路中，为了把电路的两个状态(1态和0态)和数码对应起来，采用二进制较为方便，二进制只有0和1两个数码。         二进制加法器是数字电路的基本部件之一。二进制加法运算同逻辑加法运算的含义是不同的。前者是数的运算，而后者表示逻辑关系。二进制加法是“逢二进一”，即1+1=10，而逻辑加则为1+1=1。     1、半加器     所谓“半加”，就是只求本位的和，暂不管低

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：136192
    • 提供者：weixin_38549721

  1. 数字加法器电路.pdf

  2. arm专利：数字加法器电路

  3. 所属分类：OS

    • 发布日期：2020-12-01
    • 文件大小：858112
    • 提供者：ppcust
« 12 3 4 5 6 7 8 9 10 ... 16 »