您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. asdl动态IP控制器20100321版

  2. 每4分检测外网IP。如外网IP更改则自动更改服务器外网IP同时重启服务器程序。为个人开立服务器提供方便。无人看守。24*5天自动重启服务器
  3. 所属分类:网络攻防

    • 发布日期:2010-03-22
    • 文件大小:1048576
    • 提供者:lyj7699858
  1. HP integrated Light-Out 2 远程管理卡(iLO2)

  2. HP integrated Light-Out 2 远程管理卡(iLO2) 操作指南 王玮 惠普技术咨询部 企业计算与解决方案集团 中国惠普有限公司 iLO2 远程管理卡·操作指南 CONTENTS CONTENTS.........................................................................................................................2 1. ILO2远程管理卡简介....
  3. 所属分类:其它

    • 发布日期:2011-03-17
    • 文件大小:4194304
    • 提供者:hjc123186
  1. asdl动态IP控制器

  2. 每4分检测外网IP。如外网IP更改则自动更改服务器外网IP同时重启服务器程序。为个人开立服务器提供方便。无人看守。24*5天自动重启服务器
  3. 所属分类:网管软件

    • 发布日期:2012-11-08
    • 文件大小:108544
    • 提供者:pkpk444
  1. AMR在ip域中的编码

  2. AMR在IP域中的编码(rfc3267,4867) 缩写解释 SID Silence Descr iptor (Comfort Noise Frame) 1 AMR编码介绍 AMR编码是一种自适应多速率编码,根据传输信道的实际情况,调整编码模式、速率和纠错码位数来保证语音质量,在数据压缩和容错上面取得平衡。一般语音质量越高抗干扰能力越弱。在GSM网络,基站、基站控制器可根据网络质量和信号质量情况动态调整语音编码模式以提高不同网络状况下的语音质量。现在手机终端基本上都支持AMR编码,Nokia从
  3. 所属分类:编解码

    • 发布日期:2017-11-27
    • 文件大小:148480
    • 提供者:lyzchh
  1. ip_vdma.zip

  2. 主要是video_vdma用到的IP核,包含动态时钟控制器,添加HDMI编码器
  3. 所属分类:其它

    • 发布日期:2019-10-16
    • 文件大小:385024
    • 提供者:qq_42263796
  1. Experion PKSTM 混合控制器结构描述.pdf

  2. Experion PKSTM 混合控制器结构描述pdf,Experion PKSTM 混合控制器结构描述系统的可用性提升到最高水平。 最高的可用性一I/O链接接口模件(IOLM)、通讦、IO处理器卡件均可实现冗余,以提供给系统最 高的可用性 控制策略组态完全一体化一为了简化工程设计和组态,PMIO提供了相关的 Controlbuilder算法,与 共他的IO包括现场总线算法无缝地集成在一起 可冗余的配置一PMIO配置的可冗余性使之适用于一切要求高可用性的工业应用 现场供电一所有的Io均支持对砚场
  3. 所属分类:其它

    • 发布日期:2019-10-12
    • 文件大小:281600
    • 提供者:weixin_38743506
  1. 可复用ENC28J60控制IP核开发与验证

  2. 针对以太网控制器ENC28J60,开发了一款基于Avalon总线的专用控制IP(Intellectual Property)核。设计改变了传统使用SPI控制器加通用I/O口的控制方法,使得对ENC28J60的控制更加简便。IP核经过了充分验证,并在某动态称重数据采集系统应用中工作稳定,运行良好。该设计结构简单,使用方便,为SoPC(System on a Programmable Chip)开发提供了一个高效的以太网接口。
  3. 所属分类:其它

    • 发布日期:2020-06-20
    • 文件大小:796672
    • 提供者:weixin_38717450
  1. 基于FPGA的8段数码管动态显示IP核设计

  2. 设计8段数码管动态显示IP核,并给出此核的一个参考驱动显示程序。此核根据设计需要,可例化1~8个共阳极(或共阴极)数码管控制器,成功控制1~8个数码管工作,大大提高设计效率。测试结果表明,此核工作可靠、稳定,可直接应用于工程实践中。
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:502784
    • 提供者:weixin_38637580
  1. EDA/PLD中的基于VHDL的SDRAM控制器的实现

  2. 在高速实时或者非实时信号处理系统当中,使用大容量存储器实现数据缓存是一个必不可少的环节,也是系统实现中的重点和难点之一。SDRAM(同步动态随机访问存储器)具有价格低廉、密度高、数据读写速度快的优点,从而成为数据缓存的首选存储介制裁。但是SDRAM存储体结构与RAM有较大差异,其控制时序和机制也较复杂,限制了SDRAM的使用。目前,虽然一些能家长微处理器提供了和SDRAM的透明接口,但其可扩展性和灵活性不够,难以满足现实系统的要求,限制了SDRAM的使用。   在详细阐读SDRAM数据文档的前
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:250880
    • 提供者:weixin_38632488
  1. 基于SOCK盯编程实现的组态软件与控制器的网络通讯

  2. 0  引言   组态软件是面向工程监控和数据采集的软件平台工具,具有丰富的设置项目。组态软件所涉及的工业领域非常广泛,在工业监控系统中发挥着越来越重要的作用。组态软件要接收现场的采集数据,并形成动态画面,以反映工业现场的各种状态,并能够对现场设备进行控制。这些都依赖于组态软件的通信模块。通信模块作为组态运行环境中数据交互的重要渠道,通常处于监控组态软件运行环境的核心区,其功能直接决定着组态软件的性能。本文在基于TCP/IP网络协议和SOCKET接口技术的基础上,介绍了基于IEC61131-3标
  3. 所属分类:其它

    • 发布日期:2020-11-05
    • 文件大小:203776
    • 提供者:weixin_38695159
  1. EDA/PLD中的基于FPGA的8段数码管动态显示IP核设计

  2. 引言   数码管可显示简单的字符和数字,由于其价格低廉、性能稳定、显示清晰、亮度高、使用电压低、寿命长,在工业生产、交通运输、仪器仪表及家用电器等场合得到广泛应用。然而,开发基于NiosⅡ的嵌入式系统时,Builder开发工具中没有提供现成的数码管显示IP核,这使设计者工作量增加。这里把数码管控制器设计为一个共阴极(或共阳极)7段数码管动态显示IP核,并给出此核的一个参考驱动程序。在系统设计中,可根据实际需求,把此核直接例化成1~8个共阴极(或共阳极)数码管显示控制器,控制1~8个共阴极(或共
  3. 所属分类:其它

    • 发布日期:2020-11-09
    • 文件大小:373760
    • 提供者:weixin_38587924
  1. 通信与网络中的福华先进嵌入式网络微控制器FS8610助力消费电子联网

  2. 福华先进微电子(FameG)新推出一款针对嵌入式网络系统设计的超高速160MHz嵌入式网络微控制器-FS8610。该芯片内嵌最高频率可达160MHz的8051内核,可动态调整工作频率,并且整合高速TCP/IP硬件协议栈、媒体存取控制器(MAC)、32个GPIO总线接口、以及动态性的嵌入式软件加载机制等特色。可针对广泛的局域网络技术提供小型单芯片嵌入式方案。    FS8610包含了一个单频率周期(Single Cycle),1T RISC之流水线(Pipeline)的8051微控制器内核。以最高
  3. 所属分类:其它

    • 发布日期:2020-11-27
    • 文件大小:69632
    • 提供者:weixin_38653385
  1. 通信与网络中的FameG推出超高速160MHz嵌入式网络微控制器

  2. 福华先进微电子新推出一款针对嵌入式网络系统设计的【超高速160MHz嵌入式网络微控制器-FS8610】。该芯片内嵌最高频率可达160MHz的8051内核,可动态调整工作频率,并且整合高速TCP/IP硬件协议栈、媒体存取控制器(MAC)、32个GPIO总线接口、以及动态性的嵌入式软件加载机制等特色。可针对广泛的局域网络技术提供小型单芯片嵌入式方案。   FS8610 包含了一个单频率周期(Single Cycle),1T RISC之流水线(Pipeline)的8051微控制器内核。以最高速之1
  3. 所属分类:其它

    • 发布日期:2020-12-03
    • 文件大小:66560
    • 提供者:weixin_38725734
  1. 嵌入式系统/ARM技术中的一种基于嵌入式系统和Internet的FPGA动态配置方案

  2. 摘要:一种基于嵌入式系统和Inlternet的FPGA动态配置方案。详细介绍了该方案的设计思想,并给出了设计实例。与传统的FPGA配置方案相比,该方案具有灵活、高效等突出优势。该方案的可行性和实用性已在实际系统中得到验证。 关键词:嵌入式系统 Internet FPGA TCP/IP TFTP在现今的数字系统设计中,以“嵌入式微控制器+FPGA”为核心的体系结构因其强大的处理能力和灵活的工作方式而被广泛采用。嵌入式微控制器的优势在于将微处理器内核与丰富多样的外围接口设备紧密结合,在提供强
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:90112
    • 提供者:weixin_38741531
  1. ARM发布静态存储控制器

  2. ARM公司发布了一系列全新的PrimeCell AMBA:registered: 3 AXI静态存储控制器,以此全面支持新的和即将出现存储设备,包括NAND 闪存、 NOR 闪存, SRAM 和高性能仿静态RAM (CellularRAM) 设备。 PrimeCell AXI静态存储控制器向设计师提供了单一的IP解决方案,用于使用了CellularRAM和闪存的系统。结合了现有的支持DDR和移动DDR的PrimeCell AXI动态存储控制器,对DDR2的支持也在开发过程中,ARM公司目前已经可
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:40960
    • 提供者:weixin_38652147
  1. EDA/PLD中的SDRAM控制器的设备与VHDL实现

  2. 在高速实时或者非实时信号处理系统当中,使用大容量存储器实现数据缓存是一个必不可少的环节,也是系统实现中的重点和难点之一。SDRAM(同步动态随机访问存储器)具有价格低廉、密度高、数据读写速度快的优点,从而成为数据缓存的首选存储介制裁。但是SDRAM存储体结构与RAM有较大差异,其控制时序和机制也较复杂,限制了SDRAM的使用。目前,虽然一些能家长微处理器提供了和SDRAM的透明接口,但其可扩展性和灵活性不够,难以满足现实系统的要求,限制了SDRAM的使用。 在详细阐读SDRAM数据文档的前提
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:95232
    • 提供者:weixin_38727579
  1. iotDynamicPri:使用SDN(ONOS控制器和Mininet拓扑)的物联网网络中的动态流量优先级-源码

  2. iotDynamicPri 使用SDN(ONOS控制器和Mininet拓扑)的物联网网络中的动态流量优先级 运行: sudo mn --controller=remote,ip=192.168.56.101 --custom=iot_sdn.py --topo=mytopo 描述: 随着物联网的增长,传统网络中的“即插即用”设备数量也在增加。 这些物联网设备用于边缘服务器或云上的某些应用程序。 该项目的目标是在物联网和传统网络混合的网络中有效地优先处理流量。 我们利用物联网网络的应用程序级知
  3. 所属分类:其它

    • 发布日期:2021-02-05
    • 文件大小:105472
    • 提供者:weixin_42138408
  1. ansible-nutanix-inventory:与Nutanix API交互的Ansible动态清单脚本-源码

  2. Nutanix Ansible的外部清单脚本 总览 此脚本生成Ansible可以通过向一个或多个Nutanix群集发出API请求来理解的清单。 假定旁边有一个nutanix.yml文件。 要指定nutanix.yml的其他路径,请定义NUTANIX_YML_PATH环境变量: export NUTANIX_YML_PATH=/path/to/nutanix.yml 该脚本要求所有VM名称和IP地址在群集之间都是唯一的,否则将失败。 这是为了防止具有相同名称或IP地址的VM在清单中相互覆盖。
  3. 所属分类:其它

    • 发布日期:2021-01-31
    • 文件大小:7168
    • 提供者:weixin_42160645
  1. 基于FPGA的8段数码管动态显示IP核设计

  2. 引言   数码管可显示简单的字符和数字,由于其价格低廉、性能稳定、显示清晰、亮度高、使用电压低、寿命长,在工业生产、交通运输、仪器仪表及家用电器等场合得到广泛应用。然而,开发基于NiosⅡ的嵌入式系统时,Builder开发工具中没有提供现成的数码管显示IP核,这使设计者工作量增加。这里把数码管控制器设计为一个共阴极(或共阳极)7段数码管动态显示IP核,并给出此核的一个参考驱动程序。在系统设计中,可根据实际需求,把此核直接例化成1~8个共阴极(或共阳极)数码管显示控制器,控制1~8个共阴极(或共
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:539648
    • 提供者:weixin_38687199
  1. 基于VHDL的SDRAM控制器的实现

  2. 在高速实时或者非实时信号处理系统当中,使用大容量存储器实现数据缓存是一个必不可少的环节,也是系统实现中的重点和难点之一。SDRAM(同步动态随机访问存储器)具有价格低廉、密度高、数据读写速度快的优点,从而成为数据缓存的存储介制裁。但是SDRAM存储体结构与RAM有较大差异,其控制时序和机制也较复杂,限制了SDRAM的使用。目前,虽然一些能家长微处理器提供了和SDRAM的透明接口,但其可扩展性和灵活性不够,难以满足现实系统的要求,限制了SDRAM的使用。   在详细阐读SDRAM数据文档的前提下
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:234496
    • 提供者:weixin_38530536
« 12 3 4 5 6 »