点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 十二进制计数器
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
十六进制平方根的计算程序设计
十六进制平方根的计算程序设计 XOR DX,DX ;DX清零 MOV CL,02H ;因输入数据为两位,故循环次数为2 CHANGE1: MOV AH,01H ;01号中断调用,输入1位数得到ASCII码 INT 21H SUB AL,30H ;将ASCI码转换为二进制 CMP AL,09H ;若低位在0-9之间,减去30H JLE CHANGE2 SUB AL,07H ;若在A-F之间,减去37H CHANGE2: SAL DL,04H ;DL算术左移四位 ADD DL,AL ;这样高位就转
所属分类:
其它
发布日期:2009-05-27
文件大小:115712
提供者:
chenhaiwen123456
数字电路数字钟课程设计
用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟,要求如下: 1. 产生1Hz标准秒信号。 2. 秒、分为00~59六十进制计数器。 3. 时为00~11十二进制计数器。 4. 可手动校时:能分别进行秒、分、时校时。只要将开关置于手动位置,可分别对秒、分、时进行手动脉冲输入调整或连续脉冲输入的校正。 5.报时电路。报时电路要求在到达自己的学号时实行报时。
所属分类:
嵌入式
发布日期:2009-07-14
文件大小:2097152
提供者:
Jerrfy
《EDA课程设计》完整论文
电子日历电路由计时电路,扫描电路,日历显示电路。计时电路分为日计时器(三十进制),月计时器(十二进制),年计时器(一百进制)。扫描电路要扫描日计时的个位和十位,月计时的个位和十位,年计时的个位和十位。时间显示电路要同时完成时日月年个位十位共六位数字的显示
所属分类:
专业指导
发布日期:2009-09-20
文件大小:433152
提供者:
harvey10576
EDA大作业--含异步清零和同步时钟的模可变计数器设计(VHDL)
CLK为时钟输入,RST为异步清零端,D[2..0]为模式控制端,可实现8种不同模式的计数方式,本计数器可供选择的计数模式分别为:七进制,十二进制,二十四进制,二十八进制,三十进制,三十一进制,六十进制,三百六十五进制。
所属分类:
专业指导
发布日期:2009-11-09
文件大小:144384
提供者:
hefeiyan
74LS160实现十二进制计数器
数字逻辑设计 74LS160实现十二进制计数器
所属分类:
专业指导
发布日期:2009-11-10
文件大小:63488
提供者:
stone890115
微机原理与接口技术 8253计数器
8253计数器实验 一、实验要求:利用8086外接8253可编程定时器/计数器,可以实现对外部事件进行计数。 二、实验目的:1、学习8086与8253的连接方法。2、学习8086对8253的控制方法。 三、实验电路及连线图:用硬导线将8253片选信号CS53接至138译码200-207,将8279的片选信号CS79接至208-20F,GATE0接至电源+5V,CLK0接至脉冲源上的UP,OUT0接至一个发光管(L0)。 四、实验说明: 本实验中计数器按方式0工作。即十六位二进制计数器。当计数设
所属分类:
专业指导
发布日期:2009-12-30
文件大小:1048576
提供者:
JUNYUN1314
代码转换设计和定时计数器 微机课程设计 林烟泉
计算机类、微机原理、代码转换、定时计数器
所属分类:
专业指导
发布日期:2010-10-07
文件大小:3145728
提供者:
ssolriu
十二进制计数器 VHDL源码 和 原理图 都有
十二进制计数器,max + plusII…… vhdl语言 和 原理图 都有
所属分类:
专业指导
发布日期:2010-11-25
文件大小:2048
提供者:
w2542
分频器加12进制计数器VHDL
十二进制异步计数器,内置分频器,含测试代码VHDL,上机测试成功
所属分类:
嵌入式
发布日期:2012-06-25
文件大小:192512
提供者:
ericwelling
十二进制计数器,Multisim10仿真
十二进制计数器,Multisim10仿真
所属分类:
专业指导
发布日期:2013-01-15
文件大小:92160
提供者:
a1005104148924924
十二进制同步计数器
1 十二进制同步计数器, VHDL FPGA实验设计报告 内部有代码,正常运行。
所属分类:
嵌入式
发布日期:2013-06-18
文件大小:75776
提供者:
shixiangyun2
十二进制计数器
十二进制计数器,利用数字逻辑完成。使用240C608芯片。
所属分类:
硬件开发
发布日期:2013-06-23
文件大小:352256
提供者:
quan123hao
三十二进制计数器的HDL源文件程序与仿真
三十二进制计数器的HDL源文件程序与仿真。用VHDL语言设计一个32位二进制计数器并进行功能仿真
所属分类:
专业指导
发布日期:2013-11-15
文件大小:40960
提供者:
yulinglingjinping
秒、分、时数字电子钟 六十进制秒、分计数器,二十四进制(或十二进制)计时计数器
数字电子钟是一种用数字显示秒、分、时、日的计时装置,与传统的机械钟相比,它具有走时准确,显示直观、无机械传动装置等优点,因而得到了广泛的应用。小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟。数字电子钟由以下几部分组成:秒脉冲发生器;校时电路;六十进制秒、分计数器,二十四进制(或十二进制)计时计数器;秒、分、时的译码显示部分等。 本人经过仿真实践,是个可行的方法。
所属分类:
嵌入式
发布日期:2008-12-09
文件大小:155648
提供者:
qq_27127385
可以控制加减的十二进制计数器
用于数电实验作业,可以通过控制开关,使进行十二进制的加减法,并且在七段数码管上显示
所属分类:
专业指导
发布日期:2018-06-19
文件大小:21504
提供者:
xuan_ting
设计一个产品自动装箱计数生产线
以计数器74LS160芯片为主,结合LED和光电二极管组成的信号产生电路、NE555 组合整形电路等设计的产品自动装箱生产线电路。通过信号产生电路将光信号转换为电信号,再经过放大电路对输出波形电压进行放大,接着经过整形电路变为脉冲信号送给计数部分。技术指标与要求如下: (1)自动装箱传送带每送来一件产品,能够通过光电元件产生一个脉冲信号且该脉冲信号能够输入到十二进制计数器当中。 (2)十二进制计数器,每输入 12个脉冲,完成一箱产品的包装,同时能够输出一个脉冲信号,到十进制的计数器当中。 (3
所属分类:
硬件开发
发布日期:2019-04-23
文件大小:2097152
提供者:
q16480
Multisim仿真交通信号灯实验报告.docx
目录 一、设计内容 2 1.信号灯白天工作方式 2 2.信号灯夜间工作方式 2 二、设计要求: 3 三、功能模块电路设计 3 1秒脉冲产生电路 3 2十二进制计数器: 5 3分频器: 7 4控制电路 8 5直流稳压电源 9 6整体电路 15 四、总结 15 五、 参考文献 16
所属分类:
专业指导
发布日期:2020-06-02
文件大小:611328
提供者:
u011462290
30进制计数器.zip
这是我们这次的数电实验题目: 用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器,连接成三十进 制的计时电路。输入信号为数字脉冲信号。
所属分类:
软件测试
发布日期:2020-07-03
文件大小:87040
提供者:
qq_43482287
二十四进制计数器.zip
这是我们数电实验题目: 使用74ls160和74ls161设计24进制计数器即: 用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器,连接成二十四 进制的计时电路。输入信号为数字脉冲信号。
所属分类:
其它
发布日期:2020-07-03
文件大小:122880
提供者:
qq_43482287
基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器
基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器,压缩包里有vwf时序波形和最简单的testbench测试代码
所属分类:
硬件开发
发布日期:2020-12-06
文件大小:7340032
提供者:
weixin_44718283
«
1
2
3
4
5
»