注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. C语言通用范例开发金典

  2. 第1章 数据结构. 1 1.1 数组和字符串 2 1.1.1 一维数组的倒置 2 范例1-1 一维数组的倒置 2 ∷相关函数：fun函数 1.1.2 一维数组应用 3 范例1-2 一维数组应用 3 1.1.3 一维数组的高级应用 5 范例1-3 一维数组的高级应用 5 1.1.4 显示杨辉三角 7 范例1-4 显示杨辉三角 7 ∷相关函数：c函数 8 1.1.5 魔方阵 9 范例1-5 魔方阵 9 1.1.6 三维数组的表示 14 范例1-6 三维数组的表示 14 ∷相关函数：InitArra

  3. 所属分类：iOS

    • 发布日期：2009-12-17
    • 文件大小：4194304
    • 提供者：xqq524148626

  1. 用MATLAB在FPGA中实现数字下变频

  2. 数字下变频在接收系统的数字化和软件化过程中起到了至关重要的作用。该文研究了高倍抽取的数字下变频设计,重 点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法。采用最新的设计软件 Systemgenerator软件可以 方便地在MATLAB中实现算法仿真并可生成 FPGA芯片的下载文件,简化了设计流程,降低了开发成本和周期。提出了一种 基于计算机 ISA总线的系统验证方法。用 Systemgenerator设计和仿真基于 FPGA芯片的的硬件设计有效地验证了算法并降 低了试验成本,是

  3. 所属分类：其它

    • 发布日期：2010-05-09
    • 文件大小：321536
    • 提供者：jifenlsf

  1. 半带抽取滤波器相关的源代码

  2. 假设原始采样频率为22.05kHz，使用5120个采样点，画出半带抽取滤波器的冲激响应以及样值输出。文件名为：halfband.m

  3. 所属分类：专业指导

  1. 数字下变频电路的FPGA实现

  2. 数字下变频可以分为两个基本的模块，数控振荡器：NCO(Nu-merical Control Oscillator)混频模块和抽取滤波模块。其中NCO模块产生正余弦波样本值，然后分别与输入数据相乘，完成混频。抽取滤波模块常用的结构是积分梳状抽取滤波器(CIC)级联后再与多级半带滤波器(HBF)的级联。

  3. 所属分类：其它

    • 发布日期：2012-04-07
    • 文件大小：10485760
    • 提供者：pyw1688

  1. VLSI数字信号处理-设计与实现

  2. 目 录 第一章绪论 1.1 引言 1.2本书各章内容简介 第二章计算机算术运算及其实现 2.1 引言 2.2算术运算的数的系统 2.2.1普通基数的数的系统 2.2.2带符号数字的数的系统 2.2.3定点数的表示法 2.2.4剩余数系统 2.3二进制加法器 2.3.1基本的加法／减法器 2.3.2多级进位存储加法器树 2.3.3流水线加法器 2.4二进制乘法器 2.4.1 Baugh-Wooley补码阵列乘法器的数学原理 2.4.2 8×8位Baugh-Wooley补码阵列乘法器的VHDL实

  3. 所属分类：其它

    • 发布日期：2009-02-20
    • 文件大小：3145728
    • 提供者：luofei23

  1. Excel函数活用范例大辞典（全新版）.何先军.2015-2(带书签高清文字版).pdf

  2. 本书侧重于函数的实战应用，共分12章，前10章分别介绍了数学函数、统计函数、日期和时间函数、文本函数、逻辑函数、查找和引用函数、财务函数、信息函数以及数据库和三角函数在实战中的应用；第11 章介绍了函数与Excel其他功能的结合使用，另外第12章单独介绍了Excel 2013的特有函数。 读者可以在本书中查询相关案例，从而在工作中得到解决问题的方法； 也可以将本书作为学习Excel 函数的参考书或习题集，以通过对本书中案例的演练来掌握常用的函数。 本书主要适用于希望快速掌握Excel函数相关知

  3. 所属分类：其它

    • 发布日期：2018-12-18
    • 文件大小：68157440
    • 提供者：kxjrzyk

  1. 一种用于音频信号的Sigma-Delta A/D转换器设计

  2. 基于SMIC 180 nm混合信号CMOS工艺，实现了一种应用于音频信号的16 bit四阶级联Sigma-Delta ADC。其过采样率为64，信号带宽为20 kHz。数字滤波器采用CIC抽取滤波器、CIC补偿滤波器及半带滤波器级联实现，其通带纹波小于0.01 dB，阻带衰减达到-100 dB。在1.8 V电源电压下，该ADC整体功耗约为2.34 mW。信噪失真比可达95.9 dB。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：106496
    • 提供者：weixin_38532139

  1. 高频数字抽取滤波器的设计

  2. 设计了采样频率为640 MHz、过采样率为64的高频数字抽取滤波器。该数字抽取滤波器由CIC（Cascaded Integrator Comb）滤波器（降16倍）、CIC补偿滤波器（降2倍）和半带滤波器（降2倍）组成。为了实现高频工作，CIC滤波器采用两级结构，第一级采用多相分解技术，使大部分结构工作在较低时钟频率下，极大地降低了CIC的功耗，第二级采用传统结构。CIC补偿滤波器使信号通带平坦，半带滤波器满足了阻带的衰减要求。为了验证数字滤波器的性能，搭建了四阶前馈—反馈结构ΣΔ调制器，作为数字

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：488448
    • 提供者：weixin_38686557

  1. 一种半带滤波器的低功耗实现方法

  2. 半带滤波器常被用于实现数字变频中数字信号的2倍抽取过程。对于抽取半带滤波器的无乘法器实现结构，常使用移位相加代替乘法操作减少硬件资源的使用，利用多相分解技术降低整体滤波的运算量，降低硬件实现总体功耗。在此基础上进一步提出了一种低功耗的实现方法。通过Modelsim软件仿真验证功能正确后，最后由Design Complier软件的综合结果表明，与传统一般移位相加实现结构相比，所提出的结构有效地降低了半带滤波器的面积及功耗。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：499712
    • 提供者：weixin_38725119

  1. 一种低功耗64 倍降采样多级数字抽取滤波器设计

  2. 经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源，文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成，在保持∑- Δ ADC 转换精度的约束下，实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状（CIC）滤波器的设计中，充分运用置换原则以优化各级级数并采用非递归结构实现方式，同时将多相结构运用到补偿滤波器与半带滤波器中，获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励，通过Matlab 系统仿真、FPGA

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：617472
    • 提供者：weixin_38607908

  1. AD6655: 中频分集接收机的简介

  2. AD6655是一款混合信号中频接收器，内置双通道、14位、80MSPS/105MSPS/125MSPS/150MSPSADC和一个宽带数字下变频器(DDC)。旨在为低成本、小尺寸、多功能通信应用提供解决方案。这款双通道ADC内核采用多级、差分流水线架构，并集成了输出纠错逻辑。每个ADC均具有宽带宽、差分采样保持模拟输入放大器，支持用户可选的各种输入范围。集成基准电压源可简化设计。占空比稳定器可用来补偿ADC时钟占空比的波动，使转换器保持出色的性能。ADC数据输出端在内部直接与接收机的数字下变频器

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：202752
    • 提供者：weixin_38677306

  1. 元器件应用中的电能计量芯片Sigma-Delta ADC降采样滤波器设计（一）

  2. 摘 要：Sigma-Delta ADC 精度高，是电能计量芯片的首选ADC.文中设计了一个应用于电能计量芯片中Σ-△ADC 的数字抽取滤波器，将Σ-△调制器输出的串行比特流信号转换成多位并行输出.该抽取滤波器采样多级抽取结构，由级联积分梳状滤波器（Cascaded Integrator Comb,CIC），半带滤波器（Half Band Filter, HBF）以及FIR 补偿滤波器组成.对各级滤波器的阶数.系数进行优秀设计，实现128 倍的抽取.对HBF 采用有符号正则数编码节（CSD）编码，

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：248832
    • 提供者：weixin_38750999

  1. 一种用于音频信号的Sigma-Delta A/D转换器设计

  2. 基于SMIC 180 nm混合信号CMOS工艺，实现了一种应用于音频信号的16 bit四阶级联Sigma-Delta ADC。其过采样率为64，信号带宽为20 kHz。数字滤波器采用CIC抽取滤波器、CIC补偿滤波器及半带滤波器级联实现，其通带纹波小于0.01 dB，阻带衰减达到-100 dB。在1.8 V电源电压下，该ADC整体功耗约为2.34 mW。信噪失真比可达95.9 dB。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：581632
    • 提供者：weixin_38603219

  1. 数字下变频中抽取滤波器的设计及FPGA实现

  2. 针对软件无线电接收机数字下变频中高速数字信号的降采样需求，利用半带滤波器及级联积分梳状滤波器，设计了一种半带滤波器前置的多级抽取滤波器架构。通过Simulink搭建系统模型验证之后，利用Xilinx ISE 12.3在Xilinx xc5vsx95t-2ff1136 FPGA上实现了一种下采样率为64的抽取滤波器。Modelsim仿真结果表明，该抽取滤波器设计是有效的，达到了设计指标。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：488448
    • 提供者：weixin_38673235

  1. 应用于Σ-ΔA/D转换器的数字抽取滤波器的设计

  2. 设计了一种应用于Σ-ΔA/D转换器的滤波器结构，采用梳状滤波器和半带滤波器级联的多级形式实现。梳状滤波器采用开关降频和流水线级联形式，降低了功耗和复杂度；半带滤波器采用多相结构，数据量减少了近50%。该抽取滤波器信噪比达到98 dB，可以满足高精度A/D转换器的设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：390144
    • 提供者：weixin_38652636

  1. 单片机与DSP中的基于折叠结构的半带滤波器的设计

  2. 摘　要：半带滤波器是一种高效的数字滤波器，目前流行的半带滤波器设计方法一般能够满足参数要求，但其存在着功耗高、面积大、资源耗费代价高等不足之处。为了弥补上述的不足，文中提出了一种基于折叠技术的新的半带滤波器设计方法。 　　首先根据设计要求用MATLAB产生相应的滤波器系数，用CSD码对系数进行优化，然后采用折叠结构，通过代码实现。设计过程当中还用到分时复用和重定时技术。相比其它半带滤波器的设计，本设计具有耗费的资源少，整个抽取、滤波过程包括系数产生始终没有用到乘法器，而且延迟小、功耗低、面积小

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：408576
    • 提供者：weixin_38730977

  1. 单片机与DSP中的一种低功耗64 倍降采样多级数字抽取滤波器设计

  2. 摘　要：经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源，文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成，在保持∑- Δ ADC 转换精度的约束下，实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状（CIC）滤波器的设计中，充分运用置换原则以优化各级级数并采用非递归结构实现方式，同时将多相结构运用到补偿滤波器与半带滤波器中，获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励，通过Matlab 系统仿真、F

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：585728
    • 提供者：weixin_38713586

  1. 一种低功耗64 倍降采样多级数字抽取滤波器设计

  2. 摘　要：经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源，文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成，在保持∑- Δ ADC 转换精度的约束下，实现了降低系统功耗与面积的设计目标。在多级级联积分梳状（CIC）滤波器的设计中，充分运用置换原则以优化各级级数并采用非递归结构实现方式，同时将多相结构运用到补偿滤波器与半带滤波器中，获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励，通过Matlab 系统仿真、FPGA

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：884736
    • 提供者：weixin_38629391

  1. 基于折叠结构的半带滤波器的设计

  2. 摘　要：半带滤波器是一种高效的数字滤波器，目前流行的半带滤波器设计方法一般能够满足参数要求，但其存在着功耗高、面积大、资源耗费代价高等不足之处。为了弥补上述的不足，文中提出了一种基于折叠技术的新的半带滤波器设计方法。 　　首先根据设计要求用MATLAB产生相应的滤波器系数，用CSD码对系数进行优化，然后采用折叠结构，通过代码实现。设计过程当中还用到分时复用和重定时技术。相比其它半带滤波器的设计，本设计具有耗费的资源少，整个抽取、滤波过程包括系数产生始终没有用到乘法器，而且延迟小、功耗低、面积小

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：604160
    • 提供者：weixin_38539705

  1. 一种多路分时复用抗混叠滤波器设计与实现

  2. 一种多路分时复用抗混叠滤波器针对应用于飞行试验的网络化机载采集系统中数字信号混叠问题，采用变采样率的抗混叠滤波器的设计，解决在数字信号处理过程中由于采样率过高，在进行整数倍抽取时有可能会出现数字信号混叠问题。同时将数字滤波器通过FPGA实现，实现了多路分时复用功能，支持8路同步采样数据的数字信号处理，并进行滤波器特性测试，对于8 kHz的原始信号，半带滤波器的截止频率为Fs/4，即2 kHz，经过系统后的-3 dB对应的信号频率2 048 Hz，幅频特性曲线与Matlab仿真结果一致。

  3. 所属分类：其它

    • 发布日期：2021-01-12
    • 文件大小：2097152
    • 提供者：weixin_38535428
« 12 »