注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA 的等占空比任意整数分频器的设计

  2. 给出了一种基于FPGA 的等占空比任意整数分频电路的设计方法。首先简要介绍了FPGA 器件的特点和应用 范围, 接着讨论了一些常见整数分频的方法, 而本文运用一种新的可控分频器设计方法——脉冲周期剔除法, 主要是对半 周期进行计数, 配合时钟反相电路, 可以实现占空比50% 的任意整数分频, 分频系数由控制端给定。

  3. 所属分类：硬件开发

    • 发布日期：2010-05-18
    • 文件大小：168960
    • 提供者：lwjee

  1. 基于CPLD_FPGA的半整数分频器的设计

  2. 基于CPLD_FPGA的半整数分频器的设计

  3. 所属分类：硬件开发

    • 发布日期：2011-03-03
    • 文件大小：132096
    • 提供者：shadyduck

  1. 基于VHDL的半整数分频器的设计

  2. 基于VHDL的半整数分频器的设计 基于VHDL的半整数分频器的设计 基于VHDL的半整数分频器的设计 基于VHDL的半整数分频器的设计

  3. 所属分类：硬件开发

  1. 基于VHDL占空比可控的整数半整数分频器

  2. 描述了如何用VHDL设计整数 半整数 分频器 占空比可调

  3. 所属分类：嵌入式

    • 发布日期：2011-03-26
    • 文件大小：521216
    • 提供者：panpanlei

  1. 半整数分频器设计

  2. 采用可编程逻辑器件实现分频系数为2.5的分频器，可采用以下方法：设计一个模3的计数器，再设计一个扣除脉冲电路，加在模3计数器输出之后，每来两个脉冲就扣除一个脉冲(实际上是使被扣除的脉冲变成很窄的脉冲，可由异或门实现)，就可以得到分频系数为2.5的小数分频器。采用类似方法，可以设计分频系数为任意半整数的分频器。

  3. 所属分类：其它

    • 发布日期：2012-12-18
    • 文件大小：1029120
    • 提供者：cjyeah

  1. FPGA奇数和偶数分频器和半整数及任意小数分频器设计

  2. FPGA上实现奇数和偶数分频器和半整数及任意小数分频器设计，经模拟，成功

  3. 所属分类：硬件开发

    • 发布日期：2013-05-10
    • 文件大小：243712
    • 提供者：lhrace11

  1. 半整数与奇数分频器设计

  2. eda实验模板。。。写不出二十字啊，半整数与奇数分频器设计还要注意时钟设计

  3. 所属分类：专业指导

    • 发布日期：2014-05-26
    • 文件大小：57344
    • 提供者：baidu_15784429

  1. 基于Verilog的偶数、奇数、半整数分频以及任意分频器设计

  2. 基于Verilog的偶数、奇数、半整数分频以及任意分频器设计

  3. 所属分类：硬件开发

    • 发布日期：2016-01-15
    • 文件大小：50176
    • 提供者：liuning19910307

  1. 物质supermultiplet的整数superspin超流

  2. 在最近的论文[18，21]中，我们证明了物质超多重性的一致且非平凡的线性变换会产生半整数超旋超流，以及物质与半整数超旋超多重性之间的立方相互作用。 在这项工作中，我们证明了物质超场的一致且非平凡的非线性变换导致整数超旋超流的构造以及母体和整数超旋超多重子之间的立方相互作用。 将Noether的方法应用于这些变换，我们发现了对于自由无质量手性超场的新整数超旋超流。 此外，我们使用它们为大规模手性超场和具有线性超电势的手性超场找到新的整数超自旋超流多重态。 还发现了用于这种相互作用的各种选择规则。

  3. 所属分类：其它

    • 发布日期：2020-04-09
    • 文件大小：374784
    • 提供者：weixin_38651661

  1. 使用半整数自旋发生器扩展Poincaré组：超重力及更高

  2. 带有半整数自旋生成器的Poincaré组的扩展被明确构造。 我们开始讨论三个时空维度的情况，并且作为一种应用，它表明可以拟定超重力，以便将该结构作为其局部规范对称性加以合并。 由于代数允许使用非平凡的卡西米尔算子，因此该理论可以用与Chern-Simons作用使庞加莱群的扩展相关的规范场来描述。 代数还显示出了无穷维的非线性扩展，在费米离子自旋3/2生成器的情况下，对应于WB 2的两个副本的收缩子集。 最后，我们展示了如何使用半整数自旋生成器扩展d≥3维的Poincaré组。

  3. 所属分类：其它

    • 发布日期：2020-03-31
    • 文件大小：356352
    • 提供者：weixin_38536841

  1. 具有Robin边界条件，半整数Kac标签和Z4费米子的临界致密聚合物

  2. 对于一般的Temperley–Lieb回路模型，包括具有p，p'共质数整数的对数最小模型LM（p，p'），我们在带钢上构造了无限的Robin边界条件族，作为Neumann和Dirichlet边界条件的线性组合。 这些边界条件是Yang–Baxter可积的，并允许循环段终止于边界。 代数上，罗宾边界条件由一边界的Temperley-Lieb代数描述。 可解决的临界致密聚合物是对数最小模型族的第一成员LM（1,2），其环逸度β= 0，中心电荷c = -2。 专门针对具有Robin边界条件的LM（1,

  3. 所属分类：其它

    • 发布日期：2020-03-28
    • 文件大小：826368
    • 提供者：weixin_38673548

  1. 具有整数能级的非手性2D CFT

  2. 2d共形场理论的分配函数是模不变函数。 众所周知，中心电荷为24的倍数的全纯CFT的分配函数是克莱因函数的多项式。 在本文中，通过使用中等温度扩展，我们证明了每个模块化不变分区函数都可以映射到全同分区函数，其结构可以类似地确定。 我们使用此图来研究具有半整数左右共形权重的CFT的分区功能。 我们表明相应的左，右中心电荷必定是4的倍数。此外，高能级简并性的程度可以根据低能态的简并性来唯一确定。

  3. 所属分类：其它

    • 发布日期：2020-03-27
    • 文件大小：403456
    • 提供者：weixin_38624519

  1. 基于CPLD\FPGA的半整数分频器的设计

  2. 这里给大家介绍一下基于CPLDFPGA的半整数分频器的设计.

  3. 所属分类：其它

    • 发布日期：2020-08-02
    • 文件大小：70656
    • 提供者：weixin_38605801

  1. 基于CPLD/FPGA的半整数分频器的设计实例

  2. 笔者利用VIDL硬件描述语言和原理图输入方式，通过MAX+plusII开发软件和ALTERA公司的FLEX系列EPF10K10LC84-4型FPGA方便地完成了半整数分频器电路的设计。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：139264
    • 提供者：weixin_38719564

  1. 基于FPGA/CPLD的半整数分频器设计及仿真

  2. 笔者利用VIDL硬件描述语言和原理图输入方式，通过MAX+plusII开发软件和ALTERA公司的FLEX系列EPF10K10LC84-4型FPGA方便地完成了半整数分频器电路的设计。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：156672
    • 提供者：weixin_38605967

  1. 基于CPLD/FPGA的半整数分频器的设计实例

  2. 在数字逻辑电路设计中，分频器是一种基本电路。通常用来对某个给定频率进行分频，以得到所需的频率。整数分频器的实现非常简单，可采用标准的计数器，也可以采用可编程逻辑器件设计实现。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：104448
    • 提供者：weixin_38589150

  1. EDA/PLD中的基于CPLD/FPGA的半整数分频器的设计

  2. 摘要：简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5的半整数分频器的设计为例，介绍了在MAX+plus II开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。     关键词：VHDL CPLD/FPGA 数字逻辑电路设计 半整数分频器 1 引言 CPLD（Complex programmable Logic Device，复杂可编程逻辑器件）和FPGA（Field programmable Gates Array，现场可编程门

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：97280
    • 提供者：weixin_38576045

  1. EDA/PLD中的基于CPLD的任意整数半整数分频器设计

  2. 0 引言 在数字系统设计中，根据不同的设计需要，经常会遇到偶数分频、奇数分频、半整数分频等，有的还要求等占空比。在基于CPLD（复杂可编程逻辑器件）的数字系统设计中，很容易实现由计数器或其级联构成各种形式的偶数分频及非等占空比的奇数分频，但对等占空比的奇数分频及半整数分频的实现较为困难。 本文利用VHDL（甚高速集成电路硬件描述语言），通过Quartus Ⅱ 4.2开发平台，设计了一种能够实现等占空比的整数和近似等占空比的半整数分频器，这种设计方法原理简单，而且只需很少的CPLD逻辑宏单元。 1

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：57344
    • 提供者：weixin_38552292

  1. 偶次和半整数次谐波的产生

  2. 用数值求解一维含时薛定谔方程的方法计算了由频率分别为ω及1.5ω的激光组成的双色场作用下的模型原子产生的高次谐波谱。 发现由于双色场的相干效应, 在其谐波谱中不仅产生了奇次谐波, 还产生了偶次谐波和半整数次谐波。 分析了各次谐波产生的原因以及对谐波转化效率产生影响的主要因素。

  3. 所属分类：其它

    • 发布日期：2021-02-11
    • 文件大小：1048576
    • 提供者：weixin_38725950

  1. 基于CPLD/FPGA的半整数分频器的设计

  2. 摘要：简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5的半整数分频器的设计为例，介绍了在MAX+plus II开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。 关键词：VHDL CPLD/FPGA 数字逻辑电路设计 半整数分频器　1 引言CPLD（Complex programmable Logic Device，复杂可编程逻辑器件）和FPGA（Field programmable Gates Array，现场可编程门阵列）都是可编程逻

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：210944
    • 提供者：weixin_38686267
« 12 3 4 5 6 7 8 9 10 »