搜索资源 - 华为逻辑电平设计规范.pdf

搜索资源列表

逻辑电平设计规范，华为，PDF 打印版
华为逻辑电平设计规范序. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 8.3：GTL信号的测试. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
所属分类：硬件开发
- 发布日期：2008-09-01
- 文件大小：1048576
- 提供者：ecfan1

华为硬件工程师手册_全.pdf
硬件工程师手册目录第一章概述第一节硬件开发过程简介 § 1.1.1 硬件开发的本过程 § 1.1.2 硬件开发的规范化第二节硬件工程师职责与基本技能 § 1.2.1 硬件工程师职责 § 1.2.2 硬件工程师的基本素质与技能第二章硬件开发规范化管理第一节硬件开发流程 § 2.1.1 硬件开发流程文件介绍 § 2.1.2 硬件开发流程详解第二节硬件开发文档规范 § 2.2.1 硬件开发文档规范文件介绍 § 2.2.2 硬件开发文档编制规范详解第三节与硬件开发相关的
所属分类：硬件开发
- 发布日期：2009-03-02
- 文件大小：964608
- 提供者：aqwtyyh

FPGA入门教程.pdf
1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时间不够,数据将不能在这个时钟
所属分类：硬件开发
- 发布日期：2019-07-28
- 文件大小：6291456
- 提供者：smart_devil