注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11264
    • 提供者：txwlltt

  1. 三种高速乘法器的FPGA实现及性能比较

  2. 乘法是数字信号处理中重要的基本运算，在很大程度上影响着系统的性能。本文将介绍三种高速乘法器实现原理：阵列乘法器、华莱士(WT)乘法器、布斯华莱士树超前进位乘法器。而且通过FPGA技术实现了这三种乘法器，并对基于以上三种架构的乘法器性能进行了分析比较。

  3. 所属分类：硬件开发

    • 发布日期：2009-09-01
    • 文件大小：793600
    • 提供者：tianhongli72

  1. 74LS系列集成块功能介绍

  2. 74LS系列集成块功能介绍 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09 2输入四与门(oc) 74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门 (oc

  3. 所属分类：其它

    • 发布日期：2010-03-29
    • 文件大小：14680064
    • 提供者：xue041480

  1. 三种高速乘法器的FPGA实现及性能比较

  2. 乘法是数字信号处理中重要的基本运算，在很大程度上影响着系统的性能。本文将介绍三种高速乘法器实现原理：阵列乘法器、华莱士(WT)乘法器、布斯华莱士树超前进位乘法器。而且通过FPGA技术实现了这三种乘法器，并对基于以上三种架构的乘法器性能进行了分析比较。

  3. 所属分类：硬件开发

    • 发布日期：2010-10-27
    • 文件大小：794624
    • 提供者：feiniao200201

  1. 4*4有符号数的乘法器设计的Hspice实现

  2. 4*4的华莱士树乘法器实现了直接处理带符号数乘法

  3. 所属分类：其它

    • 发布日期：2011-02-24
    • 文件大小：5120
    • 提供者：yukunzhi

  1. fpga乘法器设计

  2. 这是乘法器的一种思路.运用了华莱士树的算法,并且有booth算法作为补充,是一种高效可靠的乘法器思路.

  3. 所属分类：其它

    • 发布日期：2013-04-23
    • 文件大小：142336
    • 提供者：u010423300

  1. 华莱士树乘法器

  2. 介绍华莱士树算法乘法器，即阵列加法器原理设计的高速乘法器。

  3. 所属分类：专业指导

    • 发布日期：2013-12-12
    • 文件大小：1048576
    • 提供者：u013125141

  1. 16位补码乘16位补码再加32位的乘加器

  2. 16位补码乘16位补码再加32位的乘加器，华莱士树，booth编码

  3. 所属分类：硬件开发

    • 发布日期：2016-02-24
    • 文件大小：49152
    • 提供者：yuwade3

  1. 基于FPGA的流水线单精度浮点数乘法器设计

  2. 针对现有的采用Booth算法与华莱士（Wallace）树结构设计的浮点乘法器运算速度慢、布局布线复杂等问题，设计了基于FPGA的流水线精度浮点数乘法器。该乘法器采用规则的Vedic算法结构，解决了布局布线复杂的问题；使用超前进位加法器（Carry Lookahead Adder，CLA）将部分积并行相加，以减少路径延迟；并通过优化的4级流水线结构处理，在Xilinx ISE 14.7软件开发平台上通过了编译、综合及仿真验证。结果证明，在相同的硬件条件下，本文所设计的浮点乘法器与基4-Boot

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：811008
    • 提供者：weixin_38586942

  1. 支持8 位定点操作的SIMD乘法器设计与实现

  2. 本文在 32×32 位乘法器基础上进行改进，实现了一种支持 8 位定点操作的 32 位 SIMD 乘法器。该乘法器是由四个16×16 位乘法器组合而成，并通过取不同的操作数并 将结果组合拼接从而实现 SIMD 功能。进一步通过采用基 4Booth 编码、华莱士树压缩等技 术提高运算速度，工作频率可达1.5Ghz

  3. 所属分类：其它

    • 发布日期：2021-03-12
    • 文件大小：393216
    • 提供者：weixin_38513665

  1. 华莱士树的一种实现方式（做项目要用，不骗积分）.rar

  2. 使用了4-2压缩器与3-2压缩器进行组合，最终成功产生华莱士树，输入是12个48bit的数字压缩后产生2个48b的数字（至于为什么是48，主要是由于我做的是乘法操作不会进位的）

  3. 所属分类：电信

    • 发布日期：2021-02-28
    • 文件大小：2048
    • 提供者：kekeshu_k

  1. 岩浆：岩浆电路-源码

  2. 岩浆 Magma是嵌入在python中的一种硬件设计语言。 岩浆中的中央抽象是一个回路。 电路是一组连接在一起的功能单元。 岩浆电路类似于Verilog模块。 因此，保证了所有Magma程序都是可合成的。 尽管将模块连接在一起看似底层，但它鼓励硬件设计人员构建可重用的组件，类似于程序员构建库的方式。 Python用于创建岩浆岩电路。 使用脚本语言进行硬件设计的这种方法在硬件社区中称为生成器。 示例硬件生成器包括算术单元，线性反馈移位寄存器，华莱士树和分类网络。 软件工程师将此技术称为元编程。

  3. 所属分类：其它

    • 发布日期：2021-02-23
    • 文件大小：5242880
    • 提供者：weixin_42127748

  1. wallace_12_12unsigned(Complete circuit).zip

  2. 华莱士树乘法器12*12无符号乘法器

  3. 所属分类：硬件开发

    • 发布日期：2021-01-28
    • 文件大小：3145728
    • 提供者：weixin_38864709