摘　要：经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源，文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成，在保持∑- Δ ADC 转换精度的约束下，实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状（CIC）滤波器的设计中，充分运用置换原则以优化各级级数并采用非递归结构实现方式，同时将多相结构运用到补偿滤波器与半带滤波器中，获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励，通过Matlab 系统仿真、F

0 引言 　　过采样∑-△A／D转换器以其高精度和易于用标准数字CMOS工艺实现的特点而被广泛应用，并越来越多地集成到片上系统(SOC)中。∑-△ADC采用的是过采样和低位量化结合的方法，能够避免使用高精度模拟电路，将噪声推向高频，具有分辨率高、量化结构简单等优点。降采样滤波器作为过采样∑-△A／D转换器的重要组成部分，用于滤除基带信号带外噪声和降低抽样频率至临界抽样频率。目前国内∑-△ADC的研究主要集中在音频领域，带宽20 kHz。本文介绍了一种带宽150 kHz、16 bit∑-△模数转