您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 单片机与DSP中的同步调谐带通滤波器设计

  2. 要求 同步调谐带通滤波器,中心频率为455kHz,在±5kHz处衰减为3dB,在±35kHz处最小衰减为30dB,电感的Q值为4000。   解 ①计算带通陡度系数:   图1所示曲线表明,三阶同步调谐滤波器可以满足衰减的要求。   ②需要3个调谐到455kHz、有相同Q值的滤波器节。为了计算单节的Q值,首先按下式计算总的Q值:   ③现在可以利用串联或并联电路设计出调谐电路。选择并联调谐电路的结构并采用10kΩ的信号源内阻和高阻抗的终端负载。因为要求电路的有效Q值是Z23.2,
  3. 所属分类:其它

    • 发布日期:2020-11-15
    • 文件大小:92160
    • 提供者:weixin_38625048
  1. 单片机与DSP中的利用串联调谐的电路设计带通滤波器

  2. 要求 串联调谐电路,中心频率100kHz,3dB带宽为2kHz,RS=RL=100Ω,电感Q值为400。   图1 串联谐振电路   图2 例5.5的串联谐振电路   从交流电流理论可知,串联谐振效果之一是两个电抗元件上电压的升高。在谐振情况下,每一个电抗元件上的电压等于输人电压的Q倍,它可能非常高,会使电感饱和或电容击穿。此外,当带宽减小时,L/C比值增大,致使元件值不符合实际,同时也需要很高的Q值。因此,串联谐振电路没有并联谐振电路那么理想。   欢迎转载,信息来自维库电
  3. 所属分类:其它

    • 发布日期:2020-11-15
    • 文件大小:78848
    • 提供者:weixin_38651983
  1. 单片机与DSP中的利用并联调谐的电路设计带通滤波器

  2. 要求LC带通滤波器,中心频率为10kHz,在±100 Hz(9.9kHz,lO.1kHz)处的衰减频率为3dB,在±lkHz(9kHz,11kHz)处的最小衰减为15dB,Rs=RL=6kΩ。   图1 插人损耗和QL/Qeff的关系   图2 相移和频率的关系   解 ①转换为几何对称带通技术条件。因为带通Q值远大于1O,给定的算术对称频率可用来确定下面的设计参数:    图3  例1的谐振电路   欢迎转载,信息来自维库电子市场网(www.dzsc.com)  来源:
  3. 所属分类:其它

    • 发布日期:2020-11-15
    • 文件大小:163840
    • 提供者:weixin_38696582