随着芯片集成度和规模的不断提高，在设计的各个层次上所需运行的验证也相应增多，DRC和版图与电路图(LVS)的对比检查变得越来越重要，它对于消除错误、降低设计成本和减少设计失败的风险具有重要作用，本文介绍了基于Calibre工具的DRC和LVS验证方法。 一般地说，SoC芯片中包含了几个乃至几十个IP核。在本文提到的系统级芯片(SoC)中，除了采用了三个厂家的IP硬核外，还自行设计开发了十余个IP硬核。在SoC芯片开发的实际商业运作中，设计方购买的是IP硬核在一个产品中的使用权。IP硬核提供商为