摘要 介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A／D转换器件(ADS8364)，针对该器件使用硬件描述语言设计IP核，实现对采集数据的处理，同时设计了IP核与嵌入式系统的接口。在Xilinx公司的ISE开发工具中，利用FPGA器件中的硬 FIFO控制器辅助设计IP核，利用嵌入式开发工具EDK建立FPGA嵌入式系统，并添加和修改了用户自定义IP核，通过仿真验证了该方法的实效性。 　　随着可编程逻辑器件的不断进步和发展，FPGA在嵌入式系统

随着现代科学技术的发展和计算机技术的普及，高速数据采集系统已应用于越来越多的场合，如通信、雷达、生物医学、机器人、语音和图像处理等领域。本文介绍的数据采集处理系统采用CPLD控制ADS8364完成数据的A/D转换，转换后的数据预先存储到FIFO中，再经DSP进行前端的数字信号处理后，通过USB总线传给上位机，并在上位机上进行存储、显示和分析等。该系统完全可以满足信号采集处理对高精度及实时性的要求。 　　1 系统原理 　　数据采集处理系统主要由前端信号调理电路、ADC芯片ADS8364、CP