摘 要：本文介绍了一种48bit+24bit×24bit带饱和处理的MAC单元设计。在乘法器的设计中，采用改进的booth 算法来减少部分积的数目，用由压缩单元组成的Wallace tree将产生的部分积相加，并将被加数作为乘法器的一个部分积参与到Wallace tree阵列中来完成乘加运算，同时增加了饱和检测和饱和值运算逻辑来实现饱和处理。关键词：booth算法； Wallace tree ；饱和处理；饱和检测图1 饱和MAC结构框图图2 优化后的饱和MAC结构框图引言在一些数字信号