您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 单片机与DSP中的浮点数加减法模块设计思路

  2. 入口条件:被加数或被减数的尾数存放在ACCBHI、ACCBLO单元中,被加数或被减数的阶码存放在EXPB中。   加数或减数的尾数存放在ACCAHI、ACCALO单元中,加数或减数的阶码存放在EXPA中.   出口条件:和或差放在ACCBHI、ACCBLO单元中;   余数存放在ACCCHI、ACCCLO单元中.   浮点数减法程序将减数取补后,就可以转换为浮卢数加法运算。进行浮点数的加法运算时必须保证被加数和加数的阶码相等,着不相等,则必须先对阶使两数的阶码相等.然后刈对阶后的两个数的
  3. 所属分类:其它

    • 发布日期:2020-11-14
    • 文件大小:24576
    • 提供者:weixin_38635449