摘　要：经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源，文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成，在保持∑- Δ ADC 转换精度的约束下，实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状（CIC）滤波器的设计中，充分运用置换原则以优化各级级数并采用非递归结构实现方式，同时将多相结构运用到补偿滤波器与半带滤波器中，获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励，通过Matlab 系统仿真、F

无线和局域网通信系统发送信号、信息的速度和频率常常超过数字处理能力的上限（比如56Hz）。使用中频（IF）级可将信号频率降低到ADO可以接受的值上（例如100MSa/s）。而信息占据的频带可能比ADC带宽还要低很多（例如，l00kHz）。对窄带通信而言，信道带宽远低于第一个ADO的速率（（fbandwidth/fs）《1）。对于宽带应用，二者带宽需求的差异可小于10倍。不过，AL>C采样后的信号在送人“后端”处理器进行分析之前必须首先被下变换到基带。这一般是通过将数字化之后的信号与一个合成