系数为{－1，3，75， 3.75，-1}的滤波器的VHDL设计如下： 　　这一设计是对图中直接FIR滤波器结构的文字解释，这种设计对对称和非对称滤波器都适用。抽头延迟线每个抽头的输出分别乘以相应加权的二进制值，再将结果相加。对应脉冲10的滤波器脉冲响应y如图2所示。注意：MaxPlusll是以无符号数显示-10的，也就是256-10＝246。 　　图1 直接形式的FIR滤波器 　　图2 脉冲输入为1O时FIR滤波器的VHDL仿真结果 　　有3种显而易见的措施可以改进这一设计