0 引言 　　传统数字滤波器硬件的实现主要采用专用集成电路(ASIC)和数字信号处理器(DSP)来实现。FPGA内部的功能块中采用了SRAM的查找表(lo-ok up table，LUT)结构，这种结构特别适用于并行处理结构，相对于传统方法来说，其并行度和扩展性都很好，它逐渐成为构造可编程高性能算法结构的新选择。 　　分布式算法是一种适合FPGA设计的乘加运算，由于FPGA中硬件乘法器资源有限，直接应运乘法会消耗大量的资源。本文利用了丰富的存储器资源进行查找表运算，设计了一种基于分布式算法低

FIR脉冲响应的中心是对称性的一个重要的点。为了方便起见，经常可以将这一点定义成第0次采样时刻，这样的滤波器描述就是a-causal（中心符号）。对于奇数长度的FIR，a-caus时滤波器模型如下： 　　FIR的周期响应可以根据求滤波器下公式： 　　数字滤波器更多是利用相位和绝对值来描述，而较少使用z域、传递函数或者是复频率变换。　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）  来源:ks99