注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 单双精度浮点转换器（二.十.十六进制）

  2. 二进制，十进制，十六进制，单双精度浮点转换器

  3. 所属分类：系统安全

    • 发布日期：2011-05-07
    • 文件大小：6144
    • 提供者：fennuguhui

  1. 基于FPGA单精度浮点乘法器的设计实现与测试

  2. 基于FPGA单精度浮点乘法器的设计实现与测试

  3. 所属分类：硬件开发

    • 发布日期：2011-07-31
    • 文件大小：262144
    • 提供者：majijuncekong

  1. 32位单精度浮点乘法器的FPGA实现

  2. 32位单精度浮点乘法器的FPGA实现32位单精度浮点乘法器的FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2011-07-31
    • 文件大小：128000
    • 提供者：majijuncekong

  1. 单精度浮点转换器

  2. 单精度浮点转换器用于把十进制，十六进制的单精度浮点相互转换

  3. 所属分类：其它

    • 发布日期：2012-10-29
    • 文件大小：25600
    • 提供者：yuan85781

  1. 深入理解单精度浮点运算

  2. 深入理解如何进行单精度浮点计算，怎样才能使计算出来的误差更小。

  3. 所属分类：其它

    • 发布日期：2012-10-30
    • 文件大小：239616
    • 提供者：habouryu

  1. 32位单精度浮点乘法器的FPGA实现

  2. 32位单精度浮点乘法器的FPGA实现，帮助你如何通过FPGA实现32位单精度浮点乘法器

  3. 所属分类：嵌入式

    • 发布日期：2013-04-01
    • 文件大小：178176
    • 提供者：shiyangcool

  1. 单精度浮点数转换软件

  2. 单精度浮点转换成十六进制，二进制数据，非常实用的工具

  3. 所属分类：硬件开发

    • 发布日期：2013-10-28
    • 文件大小：14336
    • 提供者：u010082379

  1. 32位单精度浮点乘法器的FPGA实现

  2. 32位单精度浮点乘法器的FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2016-12-11
    • 文件大小：292864
    • 提供者：aqwtyyh

  1. 32位IEEE-754浮点加法器设计

  2. 完整的32位浮点加法器设计DESIGN OF SINGLE PRECISION FLOAT ADDER (32-BIT NUMBERS) ACCORDING TO IEEE 754 STANDARD USING VHDL

  3. 所属分类：硬件开发

    • 发布日期：2018-08-25
    • 文件大小：3145728
    • 提供者：wuyuehang1990

  1. 20190514 IEEE754浮点型十进制转换.rar

  2. 功能：输入4个字节的16进制数，按照IEEE754协议，转化为浮点型真实数值。案例：转化压力传感器的4字节16进制数为单精度浮点型，单位为Bar.

  3. 所属分类：电信

    • 发布日期：2020-04-13
    • 文件大小：8192
    • 提供者：ragon_zhao

  1. 单精度浮点加法器的FPGA实现

  2. 在FPGA上实现单精度浮点加法器的设计,通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式,设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程,依据此算法处理流程划分的各个处理模块便于流水设计的实现。所以这里所介绍的单精度浮点加法器具有很强的运算处理能力。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：67584
    • 提供者：weixin_38633576

  1. Cortex-M3内核浮点型运算的研究与实现

  2. 通过分析CortexM3内核的结构与浮点型格式，充分利用CortexM3内核中的分支预测、单周期乘法、硬件除法等众多功能强大的特性，使用Thumb2指令集实现了单精度浮点型的加、减、乘、除与比较运算，并给出了加减法运算的流程图和除法运算的源程序。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：70656
    • 提供者：weixin_38709100

  1. 嵌入式系统/ARM技术中的在FPGA上优化实现复数浮点计算

  2. 高性能浮点处理一直与高性能CPU相关联。在过去几年中，GPU也成为功能强大的浮点处理平台，超越了图形，称为GP-GPU(通用图形处理单元)。新创新是在苛刻的应用中实现基于FPGA的浮点处理。本文的重点是FPGA及其浮点性能和设计流程，以及OpenCL的使用，这是高性能浮点计算前沿的编程语言。 　　各种处理平台的GFLOP指标在不断提高，现在，TFLOP/s这一术语已经使用的非常广泛了。但是，在某些平台上，峰值GFLOP/s，即，TFLOP/s表示的器件性能信息有限。它只表示了每秒能够完成的理论

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：356352
    • 提供者：weixin_38693720

  1. 浅谈Cortex-M3内核浮点型运算的研究与实现

  2. 摘要：通过分析Cortex-M3内核的结构与浮点型格式，充分利用Cortex-M3内核中的分支预测、单周期乘法、硬件除法等众多功能强大的特性，使用Thumb-2指令集实现了单精度浮点型的加、减、乘、除与比较运算，并给出了加减法运算的流程图和除法运算的源程序。 　　引言 　　在一些较为复杂的运算中，经常需要处理取值范围大、精度高的浮点型数据。但一般的低端嵌入式内核中没有浮点型硬件运算器，因此处理语音信号等数据比较困难。本文提出了一种基于Cortex-M3内核的浮点型运算的处理方法。 　　1 Thu

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：184320
    • 提供者：weixin_38711369

  1. DSP中的Altera: FPGA集成硬核浮点DSP

  2. 1 FPGA浮点运算推陈出新　　以往FPGA在进行浮点运算时，为符合IEEE 754标准，每次运算都需要去归一化和归一化步骤，导致了极大的性能瓶颈。因为这些归一化和去归一化步骤一般通过FPGA中的大规模桶形移位寄存器实现，需要大量的逻辑和布线资源。通常一个单精度浮点加法器需要500个查找表(LUT)，单精度浮点要占用30%的LUT，指数和自然对数等更复杂的数学函数需要大约1000个LUT。因此随着DSP算法越来越复杂，FPGA性能会明显劣化，对占用80%～90%逻辑资源的FPGA会造成严重的布线

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：95232
    • 提供者：weixin_38721252

  1. Cortex-M3内核浮点型运算的研究与实现

  2. 通过分析Cortex-M3内核的结构与浮点型格式，充分利用Cortex-M3内核中的分支预测、单周期乘法、硬件除法等众多功能强大的特性，使用Thumb-2指令集实现了单精度浮点型的加、减、乘、除与比较运算，并给出了加减法运算的流程图和除法运算的源程序。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：169984
    • 提供者：weixin_38528517

  1. EDA/PLD中的32位单精度浮点乘法器的FPGA实现

  2. 摘　要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码，和Wallace 树结构, 提高了乘法器的速度。本文使用Altera Quartus II 4.1仿真软件, 采用的器件是EPF10K100EQ 240 -1, 对乘法器进行了波形仿真, 并采用0.5CMOS工艺进行逻辑综合。 关键词: 浮点乘法器; Boo th 算法; W allace 树; 波形仿真 　　随着计算机和信息技术的快速发展, 人们对微处理器的性能要求越来越

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：162816
    • 提供者：weixin_38645373

  1. 32位单精度浮点乘法器的FPGA实现

  2. 32位单精度浮点乘法器的FPGA实现、电子技术,开发板制作交流

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：186368
    • 提供者：weixin_38547421

  1. 32位单浮点乘法器的FPGA实现

  2. 摘　要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码，和Wallace 树结构, 提高了乘法器的速度。本文使用Altera Quartus II 4.1仿真软件, 采用的器件是EPF10K100EQ 240 -1, 对乘法器进行了波形仿真, 并采用0.5CMOS工艺进行逻辑综合。 关键词: 浮点乘法器; Boo th 算法; W allace 树; 波形仿真 　　随着计算机和信息技术的快速发展, 人们对微处理器的性能要求越来越

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：191488
    • 提供者：weixin_38608866

  1. 浅谈MySQL中float、double、decimal三个浮点类型的区别与总结

  2. 下表中规划了每个浮点类型的存储大小和范围: 类型 大小 范围（有符号） 范围（无符号） 用途 ==float== 4 bytes (-3.402 823 466 E+38，-1.175 494 351 E-38)，0，(1.175 494 351 E-38，3.402 823 466 351 E+38) 0，(1.175 494 351 E-38，3.402 823 466 E+38) 单精度 浮点数值 ==double== 8 bytes (-1.797 693 134 86

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：78848
    • 提供者：weixin_38519619
« 12 3 4 5 6 7 8 9 10 »