CMOS光电探测器的响应时间较慢是高速光电接收器单片集成的主要障碍。由于硅对波长肛638 nm吸收深度较深（约10 gm），同时CMOS工艺中源漏注入形成的pn结结深较浅（＜1 gm），因此大量的光生载流子是在pn结外的体硅内产生，这些载流子缓慢的扩散运动是影响探测器速率的主要因素，如果能将这些载流子屏蔽掉，就能获得较高的速率。然而，获得高速率的同时，大部分产生在空间电荷区外的载流子对光信号电流没起作用，无疑降低了探测器的量子效率，导致响应度不高。 　　图1给出了一种基于标准CMOS工艺的叉指

最简单的制作CMOS OEIC的方法，就是利用CMOS工艺中能够很容易实现的pn结来作光电二极管，这其中包括源/漏-衬底pn结、源/漏-阱pn结，以及阱-衬底pn结。然而，这些pn结光电二极管通常位于没有电场分布的区域，在这些区域里，光生载流子的缓慢扩散运动限制了这些光电二极管的频率特性。已经报道的这种简单结构的CMOS OEIC的3 dB带宽都要小于15MHzH［49~51］。   CMOS工艺中源/漏-衬底和源/漏-阱pn结形成的光电二极管比较适合探测波长凡＜600 nm的入射光，而阱-衬

CMOS光电探测器的响应时间较慢是高速光电接收器单片集成的主要障碍。由于硅对波长肛638 nm吸收深度较深（约10 gm），同时CMOS工艺中源漏注入形成的pn结结深较浅（＜1 gm），因此大量的光生载流子是在pn结外的体硅内产生，这些载流子缓慢的扩散运动是影响探测器速率的主要因素，如果能将这些载流子屏蔽掉，就能获得较高的速率。然而，获得高速率的同时，大部分产生在空间电荷区外的载流子对光信号电流没起作用，无疑降低了探测器的量子效率，导致响应度不高。 　　图1给出了一种基于标准CMOS工艺的叉指