您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 卷积码译码器的设计与仿真

  2. 卷积码是一种向前纠错控制编码。它将连续的信息比特序列映射为连续的编码器输出符号。这种映射是高度结构化的,使得卷积码的译码方法与分组码译码所采用的方法完全不同。可以验证的是在同样复杂度情况下,卷积码的编码增益要大于分组码的编码增益。对于某个特定的应用,采用分组编码还是采用卷积编码哪一种更好则取决于这一应用的具体情况和进行比较时可用的技术[1]。 本课程设计便是通过Matlab设计一个硬判决维特比译码输出的完整电路,并进行误码率分析。
  3. 所属分类:嵌入式

    • 发布日期:2010-06-06
    • 文件大小:444416
    • 提供者:xiaomeixiaofeng
  1. 卷积编解码matlab代码,自己写的

  2. 卷积码是在信息序列通过有限状态移位寄存器的过程中产生的。通常,移存器包含N级(每级A比特),并对应有基于生成多项式的m个线性代数方程,输入数据每次以A位(比特)移入移位寄存器,在此同时有n位(比特)数据作为己编码序列输出,编码效率为A/n。参数N被称作约束长度,它指明了当前的输出数据与多少输入数据有关。它决定了编码的复杂度。 译码器的功能就是,运用一种可以将错误的发生减小到最低程度的规则或方法,从已编码的码字中解出原始信息。在信息序列和码序列之间有一对一的关系。此外,任何信息序列和码序列将与网
  3. 所属分类:其它

    • 发布日期:2010-12-17
    • 文件大小:39936
    • 提供者:dhywqm
  1. 卷积码软硬判决误码率曲线及其代码

  2. 卷积码 软判决 硬判决 误码率的分析及其程序代码
  3. 所属分类:专业指导

    • 发布日期:2010-12-20
    • 文件大小:37888
    • 提供者:lk930276338
  1. (2,1,5)卷积码编译码器基于FPGA设计与实现

  2. 毕业设计,(2,1,5)的卷积码和基于硬判决的维特比译码,在quartus平台上运行的
  3. 所属分类:硬件开发

    • 发布日期:2011-04-08
    • 文件大小:10485760
    • 提供者:yumygirl
  1. 卷积码编译码器的VHDL 设计

  2. 由于卷积码具有较好的纠错性能,因而在通信系统中被广泛使用。采用硬件描述语言 VerilogHDL 或VHDL 和FPGA(Field Programmable Gate Array——现场可编程门阵列)进 行数字通信系统设计,可在集成度、可靠性和灵活性等方面达到比较满意的效果[1,2]。 文献[3] 以生成矩阵G=[101,111]的(2,1,3)卷积码为例,介绍了卷积码编码器的原理 和VerilogHDL 语言的描述方式;文献[4] 采用VerilogHDL 语言,对(2,1,7)卷积码的V
  3. 所属分类:IT管理

    • 发布日期:2011-06-09
    • 文件大小:226304
    • 提供者:xiaohangjiayou
  1. 截尾卷积码matlab程序译码实现

  2. 截尾卷积码matlab程序译码实现,非常简单实用,可以进行软判决,也可以适当修改变成硬判决。
  3. 所属分类:其它

    • 发布日期:2011-12-16
    • 文件大小:977
    • 提供者:nocefly
  1. AWGN信道及衰落信道环境QPSK和16QAM及卷积码和凿孔卷积码

  2. 程序包分为4部分,分别对应4个任务 1、Task1 a、Awgn.m AWGN信道理论误码率 b、simulationAwgnPe.m 仿真误码率函数 c、main.m 主函数,绘图 2、Task2 a、project_1_QAM.mdl Simulink仿真16QAM模块图 b、project_1_PSK.mdl Simulink仿真QPSK模块图 c、project_1_main2.m 绘出QPSK编译码误码率曲线 d、project_1_main3.m 绘出16QAM编译码误码率曲线 3
  3. 所属分类:电信

    • 发布日期:2011-12-25
    • 文件大小:1048576
    • 提供者:massacreformash
  1. 卷积码编译码

  2. 卷积码的编译码,信道为AWGN信道,BPSK调制,码率为1/2,译码为viterbi硬判决,并画出了BER的曲线
  3. 所属分类:其它

    • 发布日期:2014-01-12
    • 文件大小:2048
    • 提供者:u013454235
  1. 卷积码译码维特比硬判决码

  2. 该上传的程序为针对卷积码(212)的维特比硬判决码译码形式,再设计其他形式的卷积码译码时只要改进它的状态表就可以
  3. 所属分类:其它

    • 发布日期:2017-12-17
    • 文件大小:5120
    • 提供者:qq_29060505
  1. MATLAB信道编码实例,维特比译码软判决与硬判决分析

  2. 利用matlab的communication toolbox实现AWGN信道下采用QPSK调制和卷积码编码,然后接收端采用维特比译码并且采用硬判决的系统最终得到的误码率曲线,并且采用BERtool工具将其与理论值进行比较。
  3. 所属分类:软件测试

    • 发布日期:2017-12-20
    • 文件大小:3072
    • 提供者:y_cug
  1. 信道编码BCJR解码的c代码

  2. 信道编码中卷积码的解码有软判决、硬判决、BCJR等,此为BCJR解码的C代码,程序也包括卷积码的生成,AWGN信道,最终输出误码率。软硬判决可在另一资源中找到。
  3. 所属分类:电信

    • 发布日期:2018-08-01
    • 文件大小:7340032
    • 提供者:qq_35008007
  1. (2,1,3)卷积编码与维特比译码C程序(含硬判决软判决)

  2. 自己写的卷积码编译码程序,已经测试通过程序无bug,欢迎大家下载参考
  3. 所属分类:C

    • 发布日期:2018-10-07
    • 文件大小:39936
    • 提供者:unio__
  1. BPSK+编码+交织仿真通信链路,仿真分析在不同信道条件下的不同译码算法的误比特率性能

  2. 基于 matlab,搭建 BPSK+卷积编码+交织通信收发链路, 仿真参数如下: 1) 信源比特速率: Rb =100 kbps;2) 卷积编码:码率为 1/2,生成多项式为(561,753) 3) 译码方式:维特比译码(硬判决译码、软判决译码(8 比特量化)) 4) 交织:行列交织,交织器深度为 100bit,宽度为 10; 5) 仿真点数:106。 1. 在 AWGN 信道下,仿真并绘出该系统在硬判决和软判决(3bit 量化)两种译码方式下的信源误比特率曲线,并进行分析。 2. 设定某种交
  3. 所属分类:电信

    • 发布日期:2020-05-16
    • 文件大小:3072
    • 提供者:weixin_43870101
  1. matlab开发-卷积编码与硬判决维特比特编码器

  2. matlab开发-卷积编码与硬判决维特比特编码器。码率为1/2的卷积编码器,具有3个存储元件和相应的硬判决VIT
  3. 所属分类:其它

    • 发布日期:2019-08-24
    • 文件大小:3072
    • 提供者:weixin_38743481
  1. 卷积码硬判决 含编解码.zip

  2. C语言实现了卷积码的不同约束长度下的编译码,使用维特比译码方法进行译码,经code::block测试通过,欢迎下载
  3. 所属分类:C

    • 发布日期:2019-07-03
    • 文件大小:29696
    • 提供者:unio__
  1. systemview现代通信相关仿真.zip

  2. 包含的仿真实例:信号的平方 ,双边带调幅信号的频谱 ,拉普拉斯系统 ,三阶系统的根轨迹与波特图计算 ,SSB移相法形成 ,间接法调频 ,阿姆斯特兰朗法调频 ,FM积分鉴频器的仿真 ,声音通过FM传输 ,用一阶锁相环实现的FM解调器 ,直接式数字锁相环频率合成器 ,波形无失真传输的条件 ,观察眼图 ,观察3元数据的眼图 ,幅度键控的OOK法生成 ,用科斯塔斯(COSTAS)锁相环恢复2DPSK信号 ,短波8AFSK调制解调器 ,QPSK信号的解调 ,QAM调制与解调 ,MSK调制与解调 ,抽样定理
  3. 所属分类:电信

    • 发布日期:2020-06-06
    • 文件大小:81920
    • 提供者:qq_41627288
  1. 基于FPGA的卷积码译码器的方案

  2. 本文基于FPGA技术设计了一种(2,1,8)卷积码的硬判决维特比译码器。该译码器以FPGA片内的寄存器作为路径度量和幸存路径的存储单元,经分析得出了路径度量单元的最小位宽,有效降低了对芯片资源的消耗。采用截短译码算法,降低了硬件的复杂度。采取了一种巧妙的方法实现了译码器的启动过程单元。
  3. 所属分类:其它

    • 发布日期:2020-08-05
    • 文件大小:74752
    • 提供者:weixin_38560502