注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. WCDMA系统基本原理

  2. 【名称】：WCDMA系统基本原理 【作者】：华为 【格式】：pdf 【页数】：4.89M【语言】：中文(默认) 【摘要或目录】：必填 第1章 WCDMA系统概述 1-1 1.1 移动通信的发展 1-1 1.1.1 标准组织 1-2 1.1.2 3G演进策略 1-3 1.2 3G的体制种类及区别 1-5 1.2.1 多种体制的由来 1-5 1.2.2 RTT技术提案 1-6 1.2.3 技术融合 1-7 1.2 .4 三种主要技术体制比较 1-8 1.3 3G频谱情况 1-10 第2章 WCDM

  3. 所属分类：网络基础

    • 发布日期：2009-08-28
    • 文件大小：4194304
    • 提供者：joey531

  1. 基于VHDL 语言的卷积码编解码器的设计

  2. 卷积码是一种性能优良的差错控制编码。本文在阐述卷积码编解码器基本工作原理的基础上, 提出了在MAX+ P lusÊ 开发平台上基于VHDL 语言设计(2, 1, 6) 卷积码编解码器的方法。

  3. 所属分类：专业指导

    • 发布日期：2010-05-13
    • 文件大小：201728
    • 提供者：michelleliu333

  1. 通信原理课程设计（卷积码编码器）

  2. 卷积码编码器是是本人用EDA编写的，肯定是独一无二的，希望大家来下载

  3. 所属分类：专业指导

    • 发布日期：2010-09-23
    • 文件大小：99328
    • 提供者：chengducyb

  1. Turbo码编码结构与仿真

  2. 了Turbo码的基本组成和迭代译码的原理，而没有严格的理论解释和证明；随后J. Hagenauer阐明了迭代译码的原理，并推导了二进制分组码与卷积码的软输入软输出译码算法。Turbo码中交织器的出现，性能分析非常困难，因此S. Benedetto提出了均匀交织（UI，Uniform Interleaver）的概念，并利用联合界技术给出了Turbo码的平均性能上界；

  3. 所属分类：嵌入式

    • 发布日期：2010-12-02
    • 文件大小：633856
    • 提供者：shenhailanlan

  1. 卷积码编译码器的VHDL 设计

  2. 由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言 VerilogHDL 或VHDL 和FPGA（Field Programmable Gate Array——现场可编程门阵列）进 行数字通信系统设计，可在集成度、可靠性和灵活性等方面达到比较满意的效果[1,2]。 文献[3] 以生成矩阵G=[101，111]的(2，1，3)卷积码为例，介绍了卷积码编码器的原理 和VerilogHDL 语言的描述方式；文献[4] 采用VerilogHDL 语言，对(2，1，7)卷积码的V

  3. 所属分类：IT管理

    • 发布日期：2011-06-09
    • 文件大小：226304
    • 提供者：xiaohangjiayou

  1. 华为Wcdma原理手册

  2. 第1章 WCDMA系统概述 1-1 1.1 移动通信的发展 1-1 1.1.1 标准组织 1-2 1.1.2 3G演进策略 1-3 1.2 3G的体制种类及区别 1-5 1.2.1 多种体制的由来 1-5 1.2.2 RTT技术提案 1-6 1.2.3 技术融合 1-7 1.2.4 三种主要技术体制比较 1-8 1.3 3G频谱情况 1-10 第2章 WCDMA业务介绍 2-1 2.1 概述 2-1 2.1.1 3G业务分类 2-1 2.1.2 3G业务特征 2-1 2.2 3G典型业务详述

  3. 所属分类：其它

    • 发布日期：2011-07-26
    • 文件大小：24117248
    • 提供者：azureskyy

  1. 基于VHDL的卷积码编码器的设计

  2. 基于VHDL的卷积码编码器的设计 含源码

  3. 所属分类：其它

    • 发布日期：2012-06-20
    • 文件大小：430080
    • 提供者：soy_hwx

  1. 卷积码的基本结构和基本原理

  2. 在一个二进制分组码（n,k）当中，包含k个信息位，码组长度为n，每个码组的（n-k）个校验位仅与本码组的k个信息位有关，而与其它码组无关。为了达到一定的纠错能力和编码效率（＝k/n），分组码的码组长度n通常都比较大。编译码时必须把整个信息码组存储起来，由此产生的延时随着n的增加而线性增加。 为了减少这个延迟，人们提出了各种解决方案，其中卷积码就是一种较好的信道编码方式。这种编码方式同样是把k个信息比特编成n个比特，但k和n通常很小，特别适宜于以串行形式传输信息，减小了编码延时。 与分组码不同，

  3. 所属分类：专业指导

    • 发布日期：2008-08-28
    • 文件大小：440320
    • 提供者：panshaoqiang

  1. 用DSP实现卷积编码

  2. 分析了卷积编码器的结构与原理，在此基础上设计了用 DSP 实现卷积编码的硬件和软件方案，其中硬件部分采用了 TI 公司的 MS320C5510 芯片，软件实现对一个 16 位的输入信号进行了卷积编码

  3. 所属分类：3G/移动开发

    • 发布日期：2013-04-03
    • 文件大小：231424
    • 提供者：tpqqt

  1. 基于VHDL语言的卷积码编解码器的设计

  2. 卷积码是一种性能优良的差错控制编码。本文在阐述卷积码编解码器基本工作原理的基础上, 提出了在MAX+Plus开发平台上基于VHDL 语言设计(2, 1, 6) 卷积码编解码器的方法。

  3. 所属分类：其它

    • 发布日期：2008-10-15
    • 文件大小：264192
    • 提供者：stevean

  1. 数字音视频技术及应用.pdf3-3

  2. 本书分三个压缩包，请下载全三个才解压 第1章 数字电视系统概述 1.1 数字电视的基本概念 1.1.1 数字电视技术概述 1.1.2 数字电视的种类 1.2 数字电视的优点 1.3 数字电视系统组成及关键技术 1.3.1 数字电视系统组成 1.3.2 数字电视系统关键技术 1.4 数字电视传输系统的主要性能指标 1.4.1 数字传输系统的有效性指标 1.4.2 数字传输系统的可靠性指标 1.4.3 数字传输系统的抗干扰能力指标 1.4.4 信道容量 1.4.5 编码效率 1.4.6 频带利用率

  3. 所属分类：电信

    • 发布日期：2014-06-18
    • 文件大小：36700160
    • 提供者：xiaojunzhouqin

  1. 电子元器件基础知识大全:IC测试原理解析

  2. 电子元器件基础知识大全:IC测试原理解析 数字通信系统发射器由以下几个部分构成：*CODEC(编码/解码器) *符号编码 *基带滤波器(FIR) *IQ调制 *上变频器（Upconverter） *功率放大器 CODEC使用数字信号处理方法(DSP)来编码声音信号，以进行数据压缩。它还完成其它一些功能，包括卷积编码和交织编码。卷积编码复制每个输入位，用这些冗余位来进行错误校验并增加了编码增益。交织编码能让码位错误分布比较均匀，从而使得错误校验的效率更高。 符号编码把数据和信息转化为

  3. 所属分类：其它

    • 发布日期：2020-07-11
    • 文件大小：106496
    • 提供者：weixin_38665093

  1. 基于FPGA的移动通信中卷积码编码器设计

  2. 卷积码是一种性能优良的差错控制编码。介绍了卷积码编码原理，基于FPGA利用VHDL硬件描述语言实现了一个(2，1，9)卷积码编码器。给出了仿真结果，并在FPGA器件上验证实现。仿真及测试结果表明，达到了预期的设计要求，并用于实际项目中。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：305152
    • 提供者：weixin_38743391

  1. 基于CPLD的卷积码编解码器设计

  2. 卷积码是一种性能优良的差错控制编码。本文阐述了卷积码编解码器的基本工作原理，在MAX+PLUS2软件平台上，给出了利用复杂可编程逻辑器件设计的（2，1，6）卷积码编解码器电路，并进行了编译和波形仿真。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：96256
    • 提供者：weixin_38547151

  1. 基于CPLD的卷积码编解码器的设计

  2. 卷积码是一种性能优良的差错控制编码。本文阐述了卷积码编解码器的基本工作原理，在MAX+PLUS2软件平台上，给出了利用复杂可编程逻辑器件设计的（2，1，6）卷积码编解码器电路，并进行了编译和波形仿真。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：253952
    • 提供者：weixin_38710578

  1. 单片机与DSP中的噪声消除的DSP算法研究

  2. 在语音传输的过程中，语音增强方案经常被采用。它使用FEC编码技术(由卷积编码和维特比译码算法组成)进行数据传输，有着大批量的数据运算(包括卷积和译码等算法)和检测，而且都是采用先进的DSP处理器来完成的，其中就包括语音编码和降噪。 　　1 干扰相减降噪技术研究 　　为了降低信号在传输过程中的噪声，改善语音传输质量，大多会采用三种通用的语音增强方法。首先是干扰相减法，即通过减掉噪声频谱来抑制噪声；其次是谐波频率抑制法，即利用语音增强的方法来完成减噪，基于噪声的周期性原理，利用谐波噪声的自适应梳

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：112640
    • 提供者：weixin_38604395

  1. EDA/PLD中的基于FPGA的Viterbi译码器设计

  2. 摘要：卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译码算法的原理，分析了Viterbi译码器的结构，然后用Verilog语言设计了一种基于Altera公司的EP3C120F780C8芯片的(2，l，7)Viterbi译码器，同时给出了时序仿真图。 　　0 引言 　　在现代通信系统中，要使信号能够更可靠地在信道中传输，往往需要我们在信道编码中采用纠错码来降低信号受噪声的影响，以降低传输的误码率。这种方法叫做差错控制编码或纠错编码，其思想是在发送端

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：176128
    • 提供者：weixin_38608866

  1. 通信与网络中的基于VHDL语言的卷积码编解码器的设计

  2. 摘　要：卷积码是一种性能优良的差错控制编码。本文在阐述卷积 码编解码器基本工作原理的基础上，提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计 （2，1，6）卷 积码编解码器的方法。仿真实验结果表明了该编解码器的正确性和合理性。关键词：卷积码；编解码器；VHDL；MAX+PlusⅡ 1引言 　　数字信息在有噪信道中传输时，会受到噪声干扰的影响，误码总是不可避免的。为了在已知信噪比的情况下达到一定的误码率指标，在合理设计基带信号，选择调制、解调方式，并采用频域均衡或时域均衡措施的基础上，

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：215040
    • 提供者：weixin_38631738

  1. 基于FPGA的Viterbi译码器设计

  2. 摘要：卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译码算法的原理，分析了Viterbi译码器的结构，然后用Verilog语言设计了一种基于Altera公司的EP3C120F780C8芯片的(2，l，7)Viterbi译码器，同时给出了时序仿真图。 　　0 引言 　　在现代通信系统中，要使信号能够更可靠地在信道中传输，往往需要我们在信道编码中采用纠错码来降低信号受噪声的影响，以降低传输的误码率。这种方法叫做差错控制编码或纠错编码，其思想是在发送端

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：231424
    • 提供者：weixin_38633576

  1. VAE-:这是文章关于变分自动编码器的中文代码注解源代码来自于：https-源码

  2. 这是文章关于变分自动编码器的中文代码注解 源代码来自于： : 环境要求： pip install requirements.txt 其他利用的资源： 转置卷积原理动态图： : 模型图片： : 由于本人水平有限，欢迎各位提出批评建议 公众号：BBIT

  3. 所属分类：其它

    • 发布日期：2021-03-22
    • 文件大小：2097152
    • 提供者：weixin_42117116
« 12 »