注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 计算机组成原理本科复习题1

  2. 本科生期末试卷六 一． 选择题（每小题1分，共10分） 1． 完整的计算机应包括___d___。 A 运算器、存储器、控制器 ； B 外部设备和主机 ； C 主机和实用程序 ； D 配套的硬件设备和软件系统 ； 2． 用64位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是___b___。 A [ 0，264 – 1 ] B [ 0，263 – 1 ] C [ 0，262 – 1 ] D [ 0，263 ] 3． 四片74181ALU和1片74812CLA器件相配合，具有如下进位传递

  3. 所属分类：C

    • 发布日期：2010-06-17
    • 文件大小：1048576
    • 提供者：zlzhoulei

  1. 各届组成原理课程设计及报告

  2. 各届组成原理课程设计 阵列乘法器的设计 CRC码生成与校验电路的设计 磁记录波形发生器的设计 超前进位加法器的设计 定点原码一位乘法器的设计 海明码生成与校验电路的设计 定点原码两位乘器设计

  3. 所属分类：专业指导

    • 发布日期：2011-01-08
    • 文件大小：8388608
    • 提供者：wo453344

  1. 计算机组成原理课件

  2. 计算机组成原理的课件，关于定点乘法的3种运算（原码一位乘、补码一位乘、补码阵列乘法器等）

  3. 所属分类：专业指导

    • 发布日期：2011-12-26
    • 文件大小：636928
    • 提供者：yinpuliusha

  1. 运算器设计(HUST)

  2. 1.8位可控加减法电路设计 2.CLA182四位先行进位电路设计 3.4位快速加法器设计 4.16位快速加法器设计 5.32位快速加法器设计 6.5位无符号阵列乘法器设计 7.位有符号补码阵列乘法器 8.乘法流水线设计 9.原码一位乘法器设计 10.补码一位乘法器设计 11.MIPS运算器设计

  3. 所属分类：互联网

    • 发布日期：2020-05-22
    • 文件大小：428032
    • 提供者：weixin_44590688

  1. 华中科技大学计算机组成原理 运算器设计实验(HUST) （educoder）完成文件

  2. 代码包含： 8位可控加减法电路设计 CLA182四位先行进位电路设计 4/16/32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码一位乘法器设计 补码一位乘法器设计 MIPS运算器设计

  3. 所属分类：软件测试

    • 发布日期：2020-05-17
    • 文件大小：47104
    • 提供者：first_zhangwei

  1. 运算器设计实验（计算机组成原理）

  2. Logisim运算器实验文件，包含8位可控加减法器、32位快速加法器、6位补码阵列乘法器、原码一位乘法器、补码一位乘法器、算术逻辑运算单元ALU

  3. 所属分类：其它

    • 发布日期：2020-05-17
    • 文件大小：736256
    • 提供者：canwu1212

  1. 闯关1-11.zip

  2. 华中科技大学机组实验运算器设计闯关代码1——11关 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码一位乘法器设计 补码一位乘法器设计 MIPS运算器设计

  3. 所属分类：讲义

    • 发布日期：2020-05-14
    • 文件大小：48128
    • 提供者：E01814018

  1. 131311.circ

  2. 将alu-EduCoder-3 -23.circ改名后，完成8位可控加减法器电路、4位先行进位电路CLA74182电路、4位快速加法器电路、16位快速加法器电路、32位快速加法器电路、MIPS算术逻辑运算单元ALU电路设计。并且完成ALU自动测试。 (选做)观看4.4阵列乘法器及乘法流水线设计，4.5原码一位乘法器设计，4.6补码一位乘法器设计，设计5位阵列乘法器电路，6位补码阵列乘法器电路，乘法流水线设计电路，原码一位乘法器设计电路，补码一位乘法器设计电路。 所有完成设计的电路要求在EDUCO

  3. 所属分类：其它

    • 发布日期：2020-05-27
    • 文件大小：693248
    • 提供者：Lindayer

  1. 华中科技大学自己动手画CPU运算器设计1-11答案计算机组成原理

  2. 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码一位乘法器设计 补码一位乘法器设计 MIPS运算器设计

  3. 所属分类：专业指导

    • 发布日期：2020-06-01
    • 文件大小：556032
    • 提供者：weixin_44884234

  1. educoder_alu.circ

  2. educoder平台运算器实验全部，以运行通过。包含8位可控制加减法器，☆4位先行进位74182，☆4位先行进位74182☆16位快速加法器☆32位快速加法器☆5位阵列乘法器☆6位补码阵列乘法器☆5位无符号乘法流水线☆原码一位乘法器☆补码一位乘法器☆算术逻辑运算单元ALU

  3. 所属分类：其它

    • 发布日期：2020-05-30
    • 文件大小：729088
    • 提供者：qq_44805333

  1. 华科 计算机组成原理 运算器设计(HUST) logisim 全11关

  2. 以下十一关，自测100分通过—— 第1关：8位可控加减法电路设计 第2关：CLA182四位先行进位电路设计 第3关：4位快速加法器设计 第4关：16位快速加法器设计 第5关：32位快速加法器设计 第6关：5位无符号阵列乘法器设计 第7关：6位有符号补码阵列乘法器 第8关：乘法流水线设计 第9关：原码一位乘法器设计 第10关：补码一位乘法器设计 第11关：MIPS运算器设计

  3. 所属分类：教育

    • 发布日期：2020-06-23
    • 文件大小：550912
    • 提供者：weixin_45819518

  1. multisim 原码阵列乘法器.ms14

  2. 任务： 1、通过multisim仿真平台，设计一个能计算含符号位的5位阵列乘法器，即内部为一个4×4阵列乘法器，符号位单独处理，如图6所示。 2、输入为两个5位含符号位的原码，输出结果亦是含符号位的原码。 图6 5×5阵列乘法器 要求： 1、能够正确输入两个5位（含符号位）的原码，并进行计算，得到正确的结果。 2、验证结果，输入两个均为原码的数据，验证并得到正确的仿真结果。 3、通过指示灯或者数码管显示为输入和输出的数据。

  3. 所属分类：互联网

    • 发布日期：2020-07-05
    • 文件大小：1048576
    • 提供者：weixin_39444707

  1. 4乘4原码阵列乘法器

  2. 任务： 1、通过multisim仿真平台，设计一个能计算含符号位的5位阵列乘法器，即内部为一个4×4阵列乘法器，符号位单独处理，如图6所示。 2、输入为两个5位含符号位的原码，输出结果亦是含符号位的原码。 图6 5×5阵列乘法器 要求： 1、能够正确输入两个5位（含符号位）的原码，并进行计算，得到正确的结果。 2、验证结果，输入两个均为原码的数据，验证并得到正确的仿真结果。 3、通过指示灯或者数码管显示为输入和输出的数据。

  3. 所属分类：Java

    • 发布日期：2020-12-16
    • 文件大小：2097152
    • 提供者：weixin_43556082