注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 异步FIFO的设计，结够，程序

  2. 一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说，设计工程要处理（work off）两个时钟，因此在大多数情况下，FIFO工作于独立的两个时钟之间。然而，我们不从这样的结构开始介绍—我们将从工作在单时钟的一个FIFO特例开始。虽然工作在同一时钟的FIFO在实际应用中很少用到，但它为更多的复杂设计搭建一个平台，这是非常有用的。

  3. 所属分类：专业指导

    • 发布日期：2010-05-12
    • 文件大小：545792
    • 提供者：xiaoganer1204

  1. TCP-IP详解.卷三：TCP事务协议，HTTP，NNTP和UNIX域协议

  2. 目 录 译者序 前言 第1章 概述 1 1.1 引言 1 1.2 分层 1 1.3 TCP/IP的分层 4 1.4 互联网的地址 5 1.5 域名系统 6 1.6 封装 6 1.7 分用 8 1.8 客户-服务器模型 8 1.9 端口号 9 1.10 标准化过程 10 1.11 RFC 10 1.12 标准的简单服务 11 1.13 互联网 12 1.14 实现 12 1.15 应用编程接口 12 1.16 测试网络 13 1.17 小结 13 第2章 链路层 15 2.1 引言 15 2.2

  3. 所属分类：FTP

    • 发布日期：2010-05-26
    • 文件大小：8388608
    • 提供者：shixiangming

  1. 异步fifo结构

  2. 设计一个 FIFO 是 ASIC 设计者遇到的最普遍的问题之一。本文着重介绍怎 样设计 FIFO——这是一个看似简单却很复杂的任务。 一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说， 设计工程要处理（work off）两个时钟，因此在大多数情况下，FIFO工作于独立 的两个时钟之间。然而，我们不从这样的结构开始介绍—我们将从工作在单时钟 的一个 FIFO 特例开始。虽然工作在同一时钟的 FIFO 在实际应用中很少用到， 但它为更多的复杂设计搭建一个平台，这是非常有用的。然

  3. 所属分类：硬件开发

    • 发布日期：2011-11-14
    • 文件大小：750592
    • 提供者：piratedd

  1. 高级微控制器 AVR 32

  2. AVR32 AP7 应用处理器是专为各种计算密集应用而设计的高级片上系统解决方案。在时钟频率为150MHz、而电压为1.8V (1.4 DMIPS / MHz) 时，可提供210 Dhrystone MIPS (1.4 DMIPS / MHz) 的处理性能，操作功耗为75Ma (500uA/MHz)。此内核拥有内置的DSP、SIMD指令集、跳转预测和存储器管理单元(MMU)。此外，该器件可提供动态频率调整（Dynamic Frequency Scaling, DFS），可在四个片上时钟域 (C

  3. 所属分类：电信

    • 发布日期：2012-04-03
    • 文件大小：187392
    • 提供者：wzp2379576

  1. TCP-IP详解.卷三：TCP事务协议，HTTP，NNTP和UNIX域协议.rar(共三卷)

  2. 共三卷 TCP-IP详解.卷三：TCP事务协议，HTTP，NNTP和UNIX域协议.rar 目 录 译者序 前言 第1章 概述 1 1.1 引言 1 1.2 分层 1 1.3 TCP/IP的分层 4 1.4 互联网的地址 5 1.5 域名系统 6 1.6 封装 6 1.7 分用 8 1.8 客户-服务器模型 8 1.9 端口号 9 1.10 标准化过程 10 1.11 RFC 10 1.12 标准的简单服务 11 1.13 互联网 12 1.14 实现 12 1.15 应用编程接口 12 1.

  3. 所属分类：网管软件

    • 发布日期：2012-11-23
    • 文件大小：8388608
    • 提供者：weicaijiang

  1. 带有双时钟fifo的串口Verilog代码

  2. quartus上用verilog写的串口代码，分为收和发模块，例化的时候可以配置波特率，输入时钟和停止位等参数，默认8位数据，1个停止位，收和发模块之间插入了一个 跨时钟域的FIFO，供大家一起学习和参考，本代码有参考www.fpga4fun.com网站的资料。该代码稳定可靠，可用作fpga设计和调试

  3. 所属分类：嵌入式

    • 发布日期：2013-12-27
    • 文件大小：18432
    • 提供者：amugou

  1. 双端口RAM实现两路数据的延时

  2. 代码主要介绍一下使用双端口RAM实现延时的过程。（。。。fifo是 first input first output 的缩写，即先进先出队列，fifo一般用作不同时钟域的缓冲器。fifo根据读和写的时钟是否为同一时钟分为同步fifo和异步fifo。异步fifo相比同步fifo来说，设计更加复杂一点。本文中讲述的是同步fifo的一种设计方法。）

  3. 所属分类：硬件开发

    • 发布日期：2019-04-30
    • 文件大小：3072
    • 提供者：weixin_41050051

  1. USB2.0设备控制器IP核的AHB接口技术

  2. 绍了USB2.0设备控制器IP核的AHB接口的设计。解决了双时钟域问题；实现了多事务DMA控制，减少了块传输的中断次数；缓存采用乒乓机制，并对外隐蔽了双缓冲区。最后用Verilog完成RTL代码，并通过充分验证，证明接口符合AHB协议，且完成既定所有功能。

  3. 所属分类：其它

    • 发布日期：2020-07-23
    • 文件大小：101376
    • 提供者：weixin_38684806

  1. FPGA异步时钟设计中的同步策略

  2. 本文主要把FPGA异步时钟设计中产生的问题，原因以及解决问题所采用的同步策略做了详细的分析。其中双锁存器法比较适用于只有少数信号跨时钟域；结绳法比较适用快时钟域向慢时钟过渡的情况。所以，在实际的应用中，应根据自身设计的特点选择适当的同步策略。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：192512
    • 提供者：weixin_38621427

  1. 可编程可伸缩的双域模乘加器研究与设计

  2. 模乘和模加减作为椭圆曲线公钥体制的核心运算，在ECC算法实现过程中使用频率极高。如何高效率、低成本地实现模乘模加减是当前的一个研究热点。针对FIOS类型Montgomery模乘算法和模加减算法展开研究，结合可重构设计技术，并对算法进行流水线切割，设计实现了一种能够同时支持GF(p)和GF(2n)两种有限域运算、长度可伸缩的模乘加器。最后对设计的模乘加器用Verilog HDL进行描述，采用综合工具在CMOS 0.18 μm typical 工艺库下综合。实验结果表明，该模乘加器的最大时钟频率为2

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：685056
    • 提供者：weixin_38623009

  1. 基于Kogge-Stone加法器改进的双域模乘器

  2. 模乘作为椭圆曲线公钥密码算法的核心运算，调用频率最高，提高其运算速度对于提高椭圆曲线密码处理器的性能具有重要意义。基于Kogge-Stone加法结构，结合可重构技术，实现一种能够同时支持素数域GF(p)和二元域GF(2m)上模乘运算的双域模乘器，并对模块进行合理复用，节省硬件资源。用Verilog VHDL语言对该模乘器进行RTL级描述，并采用0.18 μm CMOS工艺标准单元库进行逻辑综合。实验结果表明，该双域模乘器的最大时钟频率为476 MHz，占用硬件资源66 518 gates，实现2

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：558080
    • 提供者：weixin_38569722

  1. CS485xx：数字音频DSP处理方案

  2. Cirrus公司的CS485xxDSP系列可提供高性能的后处理和数字音频混合。在PCM输入上提供的双时钟域允许不同采样频率的音频流的混合。低功率待机模式延长了电池寿命，使其适用于汽车音响系统等经常开启但并非必须进行音频处理的应用。CS485xx系列产品包括三个器件，分别是CS48520、CS48540和CS48560，各器件之间的差异在可用的输入和输出数的不同。所有DSP支持双输入时钟控制和双音频处理路径，并都采用48引脚QFP封装。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：161792
    • 提供者：weixin_38509656

  1. 双ARM7SoC参考设计实现多电压AVS

  2. 电压调节技术与频率调节技术的结合使用为时钟切换添加了新原则，以确保新时钟频率拥有安全的电压电平。此外，电压调节功能需要在SoC内创建电压域。这将在两个可变电压域之间或可变电压域和静态电压域之间创建电压域接口。跨越接口的可变电压电平差为接口设计带来了独特挑战。时钟、信号电平转换以及电压域隔离等问题都必须仔细考虑，以确保最短延迟和信号完整性。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：140288
    • 提供者：weixin_38729221

  1. 双ARM7 SoC参考设计实现多电压AVS

  2. 电压调节技术与频率调节技术的结合使用为时钟切换添加了新原则，以确保新时钟频率拥有安全的电压电平。此外，电压调节功能需要在SoC内创建电压域。这将在两个可变电压域之间或可变电压域和静态电压域之间创建电压域接口。跨越接口的可变电压电平差为接口设计带来了独特挑战。时钟、信号电平转换以及电压域隔离等问题都必须仔细考虑，以确保最短延迟和信号完整性。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：208896
    • 提供者：weixin_38750003

  1. USB2.0设备控制器IP核的AHB接口技术

  2. 摘要 介绍了USB2.0设备控制器IP核的AHB接口的设计。解决了双时钟域问题；实现了多事务DMA控制，减少了块传输的中断次数；缓存采用乒乓机制，并对外隐蔽了双缓冲区。最后用Verilog完成RTL代码，并通过充分验证，证明接口符合AHB协议，且完成既定所有功能。 　　引言 　　通用串行总线USB 2.0接口是目前PC机的主流接口，可提供480 Mb/s（60 MB/s）的高速数据传输，具有即插即用、热插拔、接口体积小巧、节省系统资源、传输可靠、提供电源、良好的兼容性、共享式通信、低成本等优

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：173056
    • 提供者：weixin_38716590

  1. ST推出用于手机时钟管理的全新低功耗时钟分配芯片

  2. 意法半导体（ST）推出一系列时钟分配芯片，新产品是市场上首批每条通道输出使能可以独立控制的时钟分配IC，用于提高嵌入式应用和手持产品的时钟管理精确度，首次推出的产品共有六款。 　　在手机和M2M（机器对机器）通信设备中，双通道STCD1020、三通道STCD1030和四通道STCD1040可以节省元器件数量和材料成本，降低电路板设计的复杂性。通过把一个主时钟信号分配给多个时钟域，设计人员不必再为支持GSM、蓝牙、WLAN、WiMAX或其它射频通信的芯片组以及机顶盒的芯片组配备多个单独的时

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：60416
    • 提供者：weixin_38553648

  1. 通信与网络中的ST推出六款低功耗时钟分配芯片STCD10x0

  2. 意法半导体推出一系列时钟分配芯片，新产品是市场上首批每条通道输出使能可以独立控制的时钟分配IC，用于提高嵌入式应用和手持产品的时钟管理精确度，首次推出的产品共有六款。 　　在手机和M2M（机器对机器）通信设备中，双通道STCD1020、三通道STCD1030和四通道STCD1040可以节省元器件数量和材料成本，降低电路板设计的复杂性。通过把一个主时钟信号分配给多个时钟域，设计人员不必再为支持GSM、蓝牙、WLAN、WiMAX或其它射频通信的芯片组以及机顶盒的芯片组配备多个单独的时钟源。随着晶振

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：60416
    • 提供者：weixin_38595356

  1. ST的通道输出使能独立控制的全新时钟芯片

  2. 意法半导体推出一系列时钟分配芯片，新产品是市场上首批每条通道输出使能可以独立控制的时钟分配IC，用于提高嵌入式应用和手持产品的时钟管理精确度，首次推出的产品共有六款。 　　在手机和M2M（机器对机器）通信设备中，双通道STCD1020、三通道STCD1030和四通道STCD1040可以节省元器件数量和材料成本，降低电路板设计的复杂性。通过把一个主时钟信号分配给多个时钟域，设计人员不必再为支持GSM、蓝牙、WLAN、WiMAX或其它射频通信的芯片组以及机顶盒的芯片组配备多个单独的时钟源。随着晶振

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：60416
    • 提供者：weixin_38610657

  1. 通信与网络中的Maxim推出MAX3674低抖动双输出网络时钟发生器

  2. Maxim推出用于高速设备的宽频率范围、双输出时钟发生器MAX3674。器件采用低噪声VCO和PLL架构，可由片内晶体振荡器或外部LVCMOS时钟提供的低频参考时钟产生高达1360MHz的5ps RMS低抖动输出时钟。为降低成本，器件提供2路相同或不同频率的差分LVPECL输出，从而省去了一个高频晶体振荡器。此外，I2C兼容接口可为频率裕量测试精调输出频率，从而极大地降低了系统测试过程的复杂度。MAX3674理想用于以太网交换机/路由器、存储域网络交换机、无线基站通道卡和服务器时钟发生器等高速系

  3. 所属分类：其它

    • 发布日期：2020-11-22
    • 文件大小：43008
    • 提供者：weixin_38734993

  1. 自启动的非归零/归零码和光电时钟信号发生器及码型转换

  2. 采用双波长注入一包含伪随机码发生器与相位调制器的光电振荡器可以同时得到非归零(NRZ)码,归零(RZ)码以及光,电时钟信号输出。该方案使用了光域耦合的双环路结构,在不增加有源器件的条件下实现边模抑制。相位调制器用于反馈调制并同时实现占空比可调的非归零码到归零码的转换。双波长的注入排除了编码信号在振荡器中引入的非时钟频率成分。实验给出了10 Gb/s工作速率下的结果,得到了抖动为637 fs的光信号输出。转换得到的归零码信号占空比约为33%。输出电时钟信号的相位噪声在频偏10 kHz处为-109

  3. 所属分类：其它

    • 发布日期：2021-02-12
    • 文件大小：736256
    • 提供者：weixin_38689338
« 12 3 4 5 6 »