您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. SAA7111A+ARM+FPGA视频采集源程序

  2. Verilog HDL编写的单路视频采集源程序,已通过项目验证 模拟视频通过saa7111a解码,FPGA采集视频实现双缓存切换输出至ARM端
  3. 所属分类:硬件开发

  1. 双BUFF乒乓操作案例

  2. 乒乓操作的处理流程为:输入数据通过“输入数据选择单元"将数据等时分配到两个数据缓冲模块中,在第一个缓冲周期,将输入的数据流缓存到“数据缓冲模块1"中,在第二个缓冲周期,通过“输入数据单元”切换,将输入的数据缓存到“数据缓冲模块2’’,同时将“数据缓冲模块1”缓存的第一个周期数据通过“数据选择单元”的选择,送到“数据流运算处理模块’’进行处理,在第三个缓冲周期通过“输入数据选择单元"的再次切换,将输入的数据流缓存到“数据缓冲模块1”中,同时将“数据缓冲模块2”缓存的第二个周期的数据通过“输出 数
  3. 所属分类:硬件开发

    • 发布日期:2017-09-14
    • 文件大小:523264
    • 提供者:sinat_31278329