注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 可编程逻辑器件，课堂好资源

  2. 低密度的PLD器件的基本框图如图1.1所示，它由输入缓冲、与阵列、或阵列、输出缓冲等四部分功能电路组成。根据与门阵列、或门阵列和输出结构的不同，低密度的PLD可分为四种基本类型：PROM，FPLA，PAL，GAL。

  3. 所属分类：专业指导

    • 发布日期：2010-05-08
    • 文件大小：254976
    • 提供者：LOVE_98

  1. 第2章 大规模现场可编程逻辑器件.ppt

  2. 第2章 大规模现场可编程逻辑器件.ppt 2.1 大规模现场可编程逻辑器件的基本分类 2.2 基于SRAM编程的现场可编程逻辑器件 2.3 基于EPROM/E2PROM/Flash Memory 的现场可编程逻辑器件 2.4 基于反熔丝结构的现场可编程逻辑器件

  3. 所属分类：Flash

    • 发布日期：2010-12-20
    • 文件大小：9437184
    • 提供者：shifengjiayou

  1. EDA/PLD中的PAL器件的基本结构

  2. PAL器件的构成原理以逻辑函数的最简与或式为主要依据，其基本结构如图1所示。在PAL器件的两个逻辑 阵列中，与阵列可编程，用来产生函数最简与或式中所必需的乘积项。因为它不是全译码结构，所以允许 器件有多个输人端。PAL器件的或阵列不可编程，它完成对指定乘积项的或运算，产生函数的输出。例如，图1所示的与阵列有4个输入端，通过编程允许产生10个乘积项。或阵列由4个四输人或门组成，每个或门允许输人4个乘积项，或阵列的每个输出端可以输出任意4个或少于4个乘积项的四变量组合逻辑函数。 图1 PAL器件的

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：96256
    • 提供者：weixin_38719540

  1. EDA/PLD中的可编程逻辑器件PLD表示方法

  2. 由于可编程逻辑器件的阵列结构特点，用以前所习惯的逻辑函数表示方法难以描述其内部电路，因此在 PLD中提出了一些新的逻辑约定。这些逻辑约定使PLD芯片内部的配置和逻辑图一一对应，并能把逻辑图与 真值表密切结合，构成一种紧凑而易于识读的形式。下面给出PLD的有关逻辑约定。 　　（1）输入缓冲单元 　　PLD的输入缓冲单元由若干个缓冲器组成，每个缓冲器产生该输入变量的原变量和反变量，其逻辑表示方 法如图1所示，图中B＝A，C=A。 　　（2）与门和或门 　　PLD中的两种基本逻辑阵列：与阵列和

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：95232
    • 提供者：weixin_38688371

  1. EDA/PLD中的可编程逻辑器件的基本结构

  2. 可编程逻辑器件PLD的基本结构如图1所示。由图可见，PLD器件由输入控制电路、与阵列、或阵列及输出控制电路组成。在输人控制电路中，输人信号经过输入缓冲单元产生每个输入变量的原变量和反变量，并作为与阵列的输入项。与阵列由若干个与门组成，输入缓冲单元提供的各输入项被有选择地连接到各个与门输入端，每个与门的输出则是部分输入变量的乘积项。各与门输出又作为或阵列的输入，这样或阵列的输出就是输人变量的与或形式。输出控制电路将或阵列输出的与或式通过三态门、寄存器等电路，一方面产生输出信号，另一方面作为反馈信号

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：52224
    • 提供者：weixin_38500607

  1. EDA/PLD中的现场可编程逻辑器件FPGA的基本结构

  2. 1．查找表的结构奸原理 　　采用查找表（Look－Up-Table）结构的PLD芯片称为FPGA，查找表简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输人的LUT，所以每一个LUT可以看成一个有4位地址线的16×1的RAM。当用户通过原理图或HDL语言描述一个逻辑电路后，FPCA开发软件会自动计算逻辑电 路的所有可能的结果，并把结果事先写人RAM，这样，每输人一个信号进行逻辑运算就等于输人一个地址 进行查表，找出地址对应的内容，然后输出即可。表1所示为一个4输人与门的例子。

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：379904
    • 提供者：weixin_38643307

  1. 元器件应用中的GAL器件的基本结构

  2. GAL（Generic Array Logic）是一种电擦除可重复编程的可编程逻辑器件，具有灵活的可编程输出结构 ，使得为数不多的几种GAL器件几乎能够代替所有PAL器件和数百种中小规模标准器件。而且，GAL器件采 用先进的EECMOS工艺，可以在几秒钟内完成对芯片的擦除和写入，并允许反复改写，为研制开发新的逻辑 系统提供方便，因此，GAL器件得到了广泛的应用。 　　GAL可分为普通型GAL和新一代GAL两类，普通型GAL器件与PAL器件有相同的阵列结构，均采用与阵列可 编程、或阵列固定的结构

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：284672
    • 提供者：weixin_38518376

  1. EDA/PLD中的复杂可编程逻辑器件CPLD的基本结构

  2. 1．基于乘积项的CPLD结构 　　CPLD的结构是基于乘积项（Product－Term）的，现在以Xilinx公司的XC9500XL系列芯片为例介绍CPLD的 基本结构，如图1所示，其他型号CPLD的结构与此非常类似。 　　CPLD可分为3部分：功能模块（Function Block）、快速互连矩阵（FastCONNECT Ⅱ Switch Matrix）和I/O控制模块。每个功能模块包括可编程与阵列、乘积项分配器和18个宏单元，功能模块的结 构如图2所示。快速互连矩阵负责信号传递，连接所有

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：259072
    • 提供者：weixin_38709312

  1. EDA/PLD中的基于可编程逻辑器件的数字电路设计

  2. 可编程逻辑器件PLD(Programmable Logic De-vice)是一种数字电路，它可以由用户来进行编程和进行配置，利用它可以解决不同的逻辑设计问题。PLD由基本逻辑门电路、触发器以及内部连接电路构成，利用软件和硬件(编程器)可以对其进行编程，从而实现特定的逻辑功能。可编程逻辑器件自20世纪70年代初期以来经历了从PROM，PLA，PAL，GAL到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。 　　随着数字集成电路的不断更新和换代，特

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：207872
    • 提供者：weixin_38522029

  1. EDA/PLD中的可编程逻器件应用SRLC 16

  2. 在Xilinx的FPGA中，4输入的查找表可以配置成一个16位的移位寄存器来使用。这对于一些移位寄存器应用很多的场合，可有效地提高资源的利用率，节省逻辑资源。本节将会以4输入的查找表为例，详细介绍SRLC16的应用。对于更多输入的查找表，如Virtex－5的6输入查找表可以实现SRLC32，原理同SRLC16一样。SRLC16是Xilinx在FPGA独有的一种资源。 　　4输入查找表实现的SRLC16的基本结构如图1所示。移位寄存器的输入可以是SHIFTIN或是DI，4位地址可以选择内部的16

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：147456
    • 提供者：weixin_38696196

  1. EDA/PLD中的可编程逻辑器件在高准确度A／D转换器中的应用

  2. 1　引　言　　　　可编程逻辑器件（PLD）是当今国际上流行的新一代数字系统逻辑器件。它主要是一种“与－或”两级式结构器件，除了具有高速度、高集成度性能之外，其最大的特点就是用户可定义其逻辑功能。因此PLD能够适应各种需求，大大简化系统设计，缩小系统规模，提高系统可靠性，受到广大工程技术人员的青睐。　　　　可编程逻辑器件种类繁多，性能各异，主要有以下几种基本类型：可编程只读存储器（PROM），现场可编程逻辑阵列（FPLA），编程阵列逻辑（PAL），通用阵列逻辑（GAL）。通用阵列逻辑GAL（Gen

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：72704
    • 提供者：weixin_38569109

  1. 基于可编程逻辑门器件的高速脉冲位置调制通信系统设计

  2. 设计了一种用于地面至卫星上行通信链路的高速光通信系统，系统采用可编程逻辑门器件（FPGA）作为主控单元，脉冲位置调制（PPM）作为基本调制方式，针对PPM通信中的帧同步问题，设计了特别的帧头帧尾结构保证信息同步。另外接收端对PPM信号同步解调时的时隙同步采用了四个相位时钟同步提取的方法，有效地降低了FPGA的工作频率，简化了系统设计。PPM编码采用格雷码映射，有效地降低了误比特率。系统最终实现了20 Mbit/s的通信速率，实际测试误码率（BER）为8.9×10-9。该系统为后续星地间图像数据信

  3. 所属分类：其它

    • 发布日期：2021-02-05
    • 文件大小：4194304
    • 提供者：weixin_38697979

  1. 可编程逻辑器件改变数字系统设计方法

  2. 0 引 言 可编程逻辑器件PLD（Programmable Logic De-vice）是一种数字电路，它可以由用户来进行编程和进行配置，利用它可以解决不同的逻辑设计问题。PLD由基本逻辑门电路、触发器以及内部连接电路构成，利用软件和硬件（编程器）可以对其进行编程，从而实现特定的逻辑功能。可编程逻辑器件自20世纪70年代初期以来经历了从PROM，PLA，PAL，GAL到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：477184
    • 提供者：weixin_38680308

  1. 可编程逻器件应用SRLC 16

  2. 在Xilinx的FPGA中，4输入的查找表可以配置成一个16位的移位寄存器来使用。这对于一些移位寄存器应用很多的场合，可有效地提高资源的利用率，节省逻辑资源。本节将会以4输入的查找表为例，详细介绍SRLC16的应用。对于更多输入的查找表，如Virtex－5的6输入查找表可以实现SRLC32，原理同SRLC16一样。SRLC16是Xilinx在FPGA独有的一种资源。 　　4输入查找表实现的SRLC16的基本结构如图1所示。移位寄存器的输入可以是SHIFTIN或是DI，4位地址可以选择内部的16

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：191488
    • 提供者：weixin_38546459

  1. 现场可编程逻辑器件FPGA的基本结构

  2. 1．查找表的结构奸原理 　　采用查找表（Look－Up-Table）结构的PLD芯片称为FPGA，查找表简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输人的LUT，所以每一个LUT可以看成一个有4位地址线的16×1的RAM。当用户通过原理图或HDL语言描述一个逻辑电路后，FPCA开发软件会自动计算逻辑电 路的所有可能的结果，并把结果事先写人RAM，这样，每输人一个信号进行逻辑运算就等于输人一个地址 进行查表，找出地址对应的内容，然后输出即可。表1所示为一个4输人与门的例子。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：489472
    • 提供者：weixin_38687218

  1. 复杂可编程逻辑器件CPLD的基本结构

  2. 1．基于乘积项的CPLD结构 　　CPLD的结构是基于乘积项（Product－Term）的，现在以Xilinx公司的XC9500XL系列芯片为例介绍CPLD的 基本结构，如图1所示，其他型号CPLD的结构与此非常类似。 　　CPLD可分为3部分：功能模块（Function Block）、快速互连矩阵（FastCONNECT Ⅱ Switch Matrix）和I/O控制模块。每个功能模块包括可编程与阵列、乘积项分配器和18个宏单元，功能模块的结 构如图2所示。快速互连矩阵负责信号传递，连接所有

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：324608
    • 提供者：weixin_38629920

  1. PAL器件的基本结构

  2. PAL器件的构成原理以逻辑函数的简与或式为主要依据，其基本结构如图1所示。在PAL器件的两个逻辑 阵列中，与阵列可编程，用来产生函数简与或式中所必需的乘积项。因为它不是全译码结构，所以允许 器件有多个输人端。PAL器件的或阵列不可编程，它完成对指定乘积项的或运算，产生函数的输出。例如，图1所示的与阵列有4个输入端，通过编程允许产生10个乘积项。或阵列由4个四输人或门组成，每个或门允许输人4个乘积项，或阵列的每个输出端可以输出任意4个或少于4个乘积项的四变量组合逻辑函数。 图1 PAL器件的基本

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：118784
    • 提供者：weixin_38617297

  1. 可编程逻辑器件PLD表示方法

  2. 由于可编程逻辑器件的阵列结构特点，用以前所习惯的逻辑函数表示方法难以描述其内部电路，因此在 PLD中提出了一些新的逻辑约定。这些逻辑约定使PLD芯片内部的配置和逻辑图一一对应，并能把逻辑图与 真值表密切结合，构成一种紧凑而易于识读的形式。下面给出PLD的有关逻辑约定。 　　（1）输入缓冲单元 　　PLD的输入缓冲单元由若干个缓冲器组成，每个缓冲器产生该输入变量的原变量和反变量，其逻辑表示方 法如图1所示，图中B＝A，C=A。 　　（2）与门和或门 　　PLD中的两种基本逻辑阵列：与阵列和

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：108544
    • 提供者：weixin_38617846

  1. 可编程逻辑器件的基本结构

  2. 可编程逻辑器件PLD的基本结构如图1所示。由图可见，PLD器件由输入控制电路、与阵列、或阵列及输出控制电路组成。在输人控制电路中，输人信号经过输入缓冲单元产生每个输入变量的原变量和反变量，并作为与阵列的输入项。与阵列由若干个与门组成，输入缓冲单元提供的各输入项被有选择地连接到各个与门输入端，每个与门的输出则是部分输入变量的乘积项。各与门输出又作为或阵列的输入，这样或阵列的输出就是输人变量的与或形式。输出控制电路将或阵列输出的与或式通过三态门、寄存器等电路，一方面产生输出信号，另一方面作为反馈信号

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：56320
    • 提供者：weixin_38737565

  1. 基于可编程逻辑器件的数字电路设计

  2. 可编程逻辑器件PLD(Programmable Logic De-vice)是一种数字电路，它可以由用户来进行编程和进行配置，利用它可以解决不同的逻辑设计问题。PLD由基本逻辑门电路、触发器以及内部连接电路构成，利用软件和硬件(编程器)可以对其进行编程，从而实现特定的逻辑功能。可编程逻辑器件自20世纪70年代初期以来经历了从PROM，PLA，PAL，GAL到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。 　　随着数字集成电路的不断更新和换代，特

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：280576
    • 提供者：weixin_38570202
« 12 3 4 5 6 »