注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于Xscale和多DSP的智能视频监控系统的设计与实现

  2. ： 设计了基于PXA270 Xscale处理器和多片TMS320DM642 DSP处理器的并行智能视频监控系统， 详细介绍了其体系结 构的特点，关键模块的硬件组成及工作原理，并通过在该系统上实现运动目标的实时跟踪算法验证了系统的设计性能。验 证结果表明， 该监控系统具有处理速度快、 接口丰富、 成本低廉、 可重构的特点， 适合应用于视觉导航、 安全监控等要求高速 视频图像处理的场合。

  3. 所属分类：其它

    • 发布日期：2011-05-10
    • 文件大小：910336
    • 提供者：aaaaaaboy

  1. 嵌入式可重构的多DSP图像并行处理系统

  2. 嵌入式可重构的多DSP图像并行处理系统，嵌入式可重构的多DSP图像并行处理系统

  3. 所属分类：专业指导

    • 发布日期：2011-11-02
    • 文件大小：369664
    • 提供者：hsongjiang

  1. 用FPGA实现互联的多DSP并行系统结构

  2. 实时图像处理；DSP并行系统；互联网络；结构可重构

  3. 所属分类：硬件开发

    • 发布日期：2013-07-03
    • 文件大小：475136
    • 提供者：u011292686

  1. 高性能可重构DSP处理器的数据通路设计

  2. dsp处理器的数据通路设计，用于可重构设计

  3. 所属分类：硬件开发

  1. 可重构的多DSP图像并行处理系统

  2. 本文构建的可重构并行计算系统可以通过配置可重构处理单元来满足不同应用的计算要求。这样的系统使图像处理结构设计与图像处理的算法设计分离，具有很高的性能并且结构灵活，能大大提高图像处理并行算法的执行效率和加速比。

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：314368
    • 提供者：weixin_38558246

  1. 一种基于NiosⅡ的可重构DSP系统设计

  2. 为了解决传统DSP所面临的速度低、硬件结构不可重构、开发升级周期长和不可移植等问题，本文应用Altera公司推出的NiosII嵌入式软核处理器，提出了一种具有常规DSP的NiosII系统功能SOPC解决方案。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：90112
    • 提供者：weixin_38634323

  1. 嵌入式可重构的多DSP图像并行处理系统

  2. 本文构建的可重构并行计算系统可以通过配置可重构处理单元来满足不同应用的计算要求。这样的系统使图像处理结构设计与图像处理的算法设计分离，具有很高的性能并且结构灵活，能大大提高图像处理并行算法的执行效率和加速比。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：1048576
    • 提供者：weixin_38695471

  1. 嵌入式系统/ARM技术中的基于国产多核处理器的可重构计算机设计（一）

  2. 摘要：为了解决基于并行总线结构的抗恶劣环境计算机通用性差的问题，提出了一种基于国产多核处理器的可重构计算机的设计方法，该方法包括了基于国产多核处理器的可重构计算机的主要设计思路和实现过程；在该方法中通过采用国产多核处理器提高了计算机性能，采用FPGA实现可重构设计，通过可重构设计在硬件完成生产后可以对计算机的功能重新构建，提高了计算机的通用性；目前，该方法应经投入应用，在应用过程中取得了良好的效果。 　　0 引言 　　当前国际先进抗恶劣环境计算机相关产品的具有一个显着特征，即采用由超大规模F

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：63488
    • 提供者：weixin_38676500

  1. 一种基于NiosⅡ的可重构DSP系统设计

  2. 这种将常用的硬件模块生成指令，软、硬件并存的设计方法在FPGA中可实现较复杂的DSP运算。整个系统除了ADC、DAC和控制选择键盘外，都可在1片FPGA可编程芯片中实现。还可通过Avalon总线自定义各种接口模块组件，提高整个DSP系统的灵活性，将软件的灵活性和硬件的高速性予以结合。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：84992
    • 提供者：weixin_38683195

  1. 基于FPGA的可重构智能仪器设计

  2. 在可重构系统（ReconfigurableSystem）中，硬件信息（可编程器件的配置信息）也可以像软件程序一样被动态调用或修改。这样既保留了硬件计算的性能，又兼具软件的灵活性。尤其是大规模可编程器件FPGA的出现，实时电路重构思想逐渐引起了学术界的关注[3]。可重构的实现技术又很多种方式，包括DSP重构技术、FPGA重构、DSP+FPGA重构、可重组算法逻辑体系结构、可进化硬件（EHW）、本地重构/Internet远程重构、SOPC/SOC重构。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：212992
    • 提供者：weixin_38587473

  1. 一种基于NiosⅡ的可重构DSP系统设计[图]

  2. 一种基于NiosⅡ的可重构DSP系统设计[图],摘要：应用NiosⅡ嵌入式软核处理器所具有的可自定义指令的特点，本文提出了一种具有常规DSP功能的N

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：132096
    • 提供者：weixin_38665944

  1. 基于可重构技术的DSP任务动态加载方法研究

  2. 针对国产异构多核微系统中DSP处理器任务的调度和启动的需求，基于可重构技术，提出了一种DSP任务动态加载方法。利用DSP处理器的HPI接口作为程序注入接口，在FPGA芯片中构建了具有总线隔离机制的配置通路，在SPARC V8处理器中以软件驱动的形式，实现了DSP任务动态加载。测试结果表明，所提出的DSP任务动态加载方法用时135 ms即可完成280 KB大小的程序注入及DSP处理器的任务加载，满足微系统的实时性需求。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：405504
    • 提供者：weixin_38625448

  1. 利用RapidIO技术搭建的可重构信号处理平台

  2. 军事领域常选择ADI公司的TS201芯片用于信号处理平台，但由于其采用基于电路交换的LINK口进行连接，难以实现军方对电子系统设计提出的可重构性的需求。FPGA可以用来实现接口转换功能，如果利用FPGA将基于电路交换的LINK口转换成基于包交换的其他形式的接口，就能在不改变硬件连接的基础上，实现DSP系统的重构。本文介绍了一种基于串行RapidIO技术的可重构的信号处理平台，并对其中核心的FPGA的逻辑设计进行了讨论。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：266240
    • 提供者：weixin_38677190

  1. 单片机与DSP中的基于FPGA的可重构系统及其结构分析

  2. 1　引言 　　电子系统功能实现的模式不外硬件和软件两种。基于冯.诺依曼或者哈佛体系结构的通用微处理器（MPU、MCU、DSP等）系统是软件实现模式，其硬件电路结构固定，通过串行执行指令实现功能。软件设计灵活、易升级，但执行速度慢、效率低；而专用集成电路（ASIC）采用硬件模式，通过固化的特定运算和单元电路完成功能。指令并行执行，执行速度快、效率高，但开发周期长、缺乏灵活性。在一些实时性和灵活性要求都比较高的场合，采用通用微处理器或者ASIC效果都欠佳。 　　大规模的电子系统是各种逻辑功能模块

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：126976
    • 提供者：weixin_38649315

  1. EDA/PLD中的基于 DSP+CPLD 可重构数控系统的设计

  2. 摘要：针对柔性化制造的要求，构建了以DSP＋CPLD为基础的数控系统平台。该平台集成度高、稳定性强，能实现生产过程的高速度、高精度要求，实现了基于CPLD的可重构设计，提高了系统的柔性。在控制算法上,采用单神经元PID 及CMAC 相结合的伺服运动控制算法，仿真显示较常规PID控制有更好的动态特性、控制精度、抗干扰能力。 　　1、前言 　　随着计算机技术的高速发展，各工业发达国家投入巨资，对现代制造技术进行研究开发，提出了全新的制造模式，其核心思想之一是柔性化制造，制造系统能够随着加工条件的

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：253952
    • 提供者：weixin_38523728

  1. EDA/PLD中的一种高档FPGA可重构配置方法

  2. 基于软件无线电的某机载多模式导航接收机能较好地解决导航体制不兼容对飞行保障区域的限制，但由于各体制信号差异较大，各自实现其硬件将相当庞大，若对本系统中数字信号处理的核心 FPGA芯片使用可重构的配置方法，将导航接收机的多种模式以时分复用的方式得以实现，可以重复利用 FPGA的硬件资源，达到了缩小体积，减小功耗，增加灵活性和降低系统硬件复杂程度等目的。本系统中的核心器件是新一代高档 FPGA，适合于计算量大的数字信号处理，包含实现数字信号处理的 DSP块、数字锁相环、硬件乘法器以及各种接口等多项技

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：188416
    • 提供者：weixin_38535428

  1. 单片机与DSP中的一种基于NiosⅡ的可重构DSP系统设计

  2. 摘 要：应用Nios II嵌入式软核处理器所具有的可自定义指令的特点，本文提出了一种具有常规DSP功能的Nios II系统SOPC解决方案。用户可通过Matlab和DSP Builder或VHDL语言来设计复数乘法器、整数乘法器、浮点乘法器等硬件模块，再将它们定制为相应的指令，从而实现软件的灵活性和硬件高速性的结合。关键词：SOPC；Nios II嵌入式软核处理器；FPGA；DSP 引言　　为了解决传统DSP所面临的速度低、硬件结构不可重构、开发升级周期长和不可移植等问题，本文应用Altera

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：92160
    • 提供者：weixin_38653385

  1. 单片机与DSP中的一种基于Nios II的可重构DSP系统设计

  2. 引言 为了解决传统DSP所面临的速度低、硬件结构不可重构、开发升级周期长和不可移植等问题，本文应用Altera公司推出的NiosIl嵌入式软核处理器，提出了一种具有常规DSP的NiosII系统功能SOPC解决方案。由于可编程的NiosII核含有许多可配置的接口模块，用户可根据设计要求，利用QuartusII和SOPC Builder对NiosII及其外围系统进行构建。用户还可通过Matlab和DSP Builder，或直接用VHDL等硬件描述语言，为NiosII嵌入式处理器设计各类硬件模块，并

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：86016
    • 提供者：weixin_38667408

  1. 基于 DSP+CPLD 可重构数控系统的设计

  2. 摘要：针对柔性化制造的要求，构建了以DSP＋CPLD为基础的数控系统平台。该平台集成度高、稳定性强，能实现生产过程的高速度、高精度要求，实现了基于CPLD的可重构设计，提高了系统的柔性。在控制算法上,采用单神经元PID 及CMAC 相结合的伺服运动控制算法，仿真显示较常规PID控制有更好的动态特性、控制精度、抗干扰能力。 　　1、前言 　　随着计算机技术的高速发展，各工业发达国家投入巨资，对现代制造技术进行研究开发，提出了全新的制造模式，其思想之一是柔性化制造，制造系统能够随着加工条件的变化

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：333824
    • 提供者：weixin_38501363

  1. 一种FPGA可重构配置方法

  2. 基于软件无线电的某机载多模式导航接收机能较好地解决导航体制不兼容对飞行保障区域的限制，但由于各体制信号差异较大，各自实现其硬件将相当庞大，若对本系统中数字信号处理的 FPGA芯片使用可重构的配置方法，将导航接收机的多种模式以时分复用的方式得以实现，可以重复利用 FPGA的硬件资源，达到了缩小体积，减小功耗，增加灵活性和降低系统硬件复杂程度等目的。本系统中的器件是新一代 FPGA，适合于计算量大的数字信号处理，包含实现数字信号处理的 DSP块、数字锁相环、硬件乘法器以及各种接口等多项技术，支持远程

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：239616
    • 提供者：weixin_38722193
« 12 3 »