点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 合成器
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
基于FPGA的直接数字频率合成器的设计
直接数字频率合成器(DDS)是一种以数字采样技术为基础,以相位累加器为主体的频率合成器。DDS具有相位噪声低、频率分辨率高、频率转换时间短、工作频带宽线路简洁一系列的优点,是目前战术通信的主要技术基础之一。
所属分类:
硬件开发
发布日期:2009-05-10
文件大小:572416
提供者:
wangyan18218
基于FPGA的直接数字频率合成器的设计和实现
基于FPGA的直接数字频率合成器的设计和实现,介绍了利用Altera的FPGA器件(ACEX EP1K50)实现直接数字频率合成器的工作原理、设计思想、电路结构和改进优化方法。
所属分类:
硬件开发
发布日期:2009-06-09
文件大小:124928
提供者:
cxl801
数字频率直接合成器dds
直接数字频率合成器 相位累加器 信号源 现场可编程门限列
所属分类:
专业指导
发布日期:2009-06-27
文件大小:641024
提供者:
hp060500
基于FPGA的直接数字合成器的设计
基于FPGA的直接数字合成器的设计,介绍了直接数字合成器(DDS)的基本组成及工作原理, 采用QUAR TUSII软件提供的模块和VHDL语言自 行设计的寄存器, 实现了现场可编程门阵列(FPGA)的相位累加器和波形存储表的设计。
所属分类:
硬件开发
发布日期:2009-07-10
文件大小:279552
提供者:
zy439958
用V H D L 设计直接数字频率合成器
应用E D A技术, 以F P G A / C P L D器件为核心, 用V H D L语言设计直接数字频率合成器。 本文给出了他的工作原理、设计方法和主要的程序代码。采用F P G A设计的直接数字合成器不仅可方便地实现各种比较复杂的调频、调相和调格功能,而且具有良好的实用性。
所属分类:
C
发布日期:2009-07-10
文件大小:267264
提供者:
zy439958
直接数字频率合成器DDS
直接数字频率合成器直接数字频率合成器直接数字频率合成器直接数字频率合成器直接数字频率合成器直接数字频率合成器
所属分类:
专业指导
发布日期:2009-08-07
文件大小:45056
提供者:
oneway11111
MP3编辑工具 mp3分割合成器
MP3编辑工具 mp3分割合成器 最好的编辑工具 mp3分割,合成
所属分类:
其它
发布日期:2009-08-27
文件大小:944128
提供者:
wanyouyinli
实现直接数字频率合成器的三种技术方案
实现直接数字频率合成器的三种技术方案````````
所属分类:
专业指导
发布日期:2009-12-06
文件大小:54272
提供者:
haoyue20008
集成锁相环频率合成器LMX2320的原理与应用
介绍了美国National Semiconductor公司生产的锁相式频率合成器LMX2320的内部结构及原理功能,深入研究了LMX2320的结构特点,并在此基础上给出了一个基于LMX2320的环路滤波器的设计方案,该方案可较好地满足工程设计中对相位噪声的要求。
所属分类:
专业指导
发布日期:2009-12-23
文件大小:392192
提供者:
taodan1949
改善频率合成器频谱纯度的方法
锁相式频率合成器采用取样式或开关式鉴相器, 会有重复频率的脉冲漏泄, 导致寄生边频的产生, 频率合成器频谱纯度下降本方法是将环路滤波器加以改进, 并在文中进行讨论, 实验证明, 该措施对提高边频抑制能力, 改善频谱纯度十分有效。
所属分类:
专业指导
发布日期:2010-01-12
文件大小:270336
提供者:
UESTCliang
pll锁相环频率合成器
pll锁相环频率合成器PLl设计开发,详细介绍了PLL的基本知识,以及设计Pll应注意的问题。
所属分类:
专业指导
发布日期:2010-01-24
文件大小:521216
提供者:
musicrar
2.16更新 M3330E合成器(支持部分2M 禁止自动搜索)
2.16更新 M3330E合成器(支持部分2M 禁止自动搜索) 2M的文件不好弄这个也许有帮助
所属分类:
专业指导
发布日期:2010-02-21
文件大小:265216
提供者:
zjs423315
基于FPGA的直接数字频率合成器的设计和实现
基于FPGA的直接数字频率合成器的设计和实现,介绍了利用Altera的FPGA器件(ACEX EP1K50)实现直接数字频率合成器的工作原理、设计思想、电路结构和改进优化方法。
所属分类:
硬件开发
发布日期:2010-02-25
文件大小:100352
提供者:
jxghust
锁相环CD4046设计频率合成器
锁相环CD4046设计频率合成器,实现频率1KHz到999KHz变化,步进为1KHz
所属分类:
硬件开发
发布日期:2010-03-02
文件大小:638976
提供者:
yuzhixi
基于FPGA的可编程数字频率合成器的研究与实现
本文介绍了基于FPGA的可编程数字频率合成器的研究与实现,好资源哦!
所属分类:
硬件开发
发布日期:2010-03-23
文件大小:193536
提供者:
bingjay123
基于FPGA的直接数字频率合成器的设计
基于FPGA的直接数字频率合成器的设计 基于FPGA的直接数字频率合成器的设计 基于FPGA的直接数字频率合成器的设计 基于FPGA的直接数字频率合成器的设计 基于FPGA的直接数字频率合成器的设计 基于FPGA的直接数字频率合成器的设计
所属分类:
硬件开发
发布日期:2010-03-30
文件大小:10485760
提供者:
p403465250
阿里自动搜索合成器更新版
阿里m3330自动搜索合成器更新版...
所属分类:
专业指导
发布日期:2010-04-08
文件大小:1048576
提供者:
yj1152
新版M3330E合成器
新版M3330E合成器 新版M3330E合成器
所属分类:
专业指导
发布日期:2010-04-20
文件大小:264192
提供者:
hss0530
直接数字频率合成器 DDS
数字频率合成器 DDS的输出频率为f0=fC*K/2(N)(注:2(N)表示2的N次方,下同 ,fC为基准时钟频率,N为累加器的位数),DDS输出的最低频率 K=1时 fC/2(N),DDS输出的最高频率由Nyquist采样定理决定,即fC/2,K的最大值为2(N)-1,只要N足够大,DDS可以得到很细的频率间隔。要改变DDS的输出频率,只要改变频率控制字K即可
所属分类:
专业指导
发布日期:2010-06-18
文件大小:678912
提供者:
xue258852
基于锁相环的频率合成器的设计
基于锁相环的频率合成器的设计.doc
所属分类:
专业指导
发布日期:2008-01-26
文件大小:120832
提供者:
nuaays
«
1
2
3
4
5
6
7
8
9
10
...
50
»