注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. SDH同步时钟标准ITU.T.G.813

  2. SDH同步时钟标准ITU.T.G.813

  3. 所属分类：硬件开发

    • 发布日期：2010-05-05
    • 文件大小：710656
    • 提供者：MARTIN221

  1. BSS-3 GPS卫星同步时钟说明书

  2. BSS-3 GPS卫星同步时钟说明书，对时接口及应用，卫星同步时钟系统相关

  3. 所属分类：制造

    • 发布日期：2011-05-17
    • 文件大小：2097152
    • 提供者：nir4516

  1. 8位流水线同步时钟加法器

  2. 8位流水线同步时钟加法器，8位流水线同步时钟加法器

  3. 所属分类：硬件开发

    • 发布日期：2011-06-04
    • 文件大小：4096
    • 提供者：hongfanas

  1. 基于FPGA的新型位同步时钟提取方案的设计

  2. 基于FPGA的新型位同步时钟提取方案的设计

  3. 所属分类：硬件开发

    • 发布日期：2011-09-14
    • 文件大小：171008
    • 提供者：adangxun

  1. m序列在FPGA中的同步时钟提取

  2. 以M序列为例，讲解同步时钟信号的提取，附有M序列的生成讲解，及设计中用到的诸如全数字锁相环有相关知识和相关程序。

  3. 所属分类：其它

    • 发布日期：2011-10-13
    • 文件大小：2097152
    • 提供者：iyouju

  1. 针对高速接口的源同步时钟实现方案的研究

  2. 针对高速接口的源同步时钟实现方案的研究针对高速接口的源同步时钟实现方案的研究

  3. 所属分类：硬件开发

    • 发布日期：2011-11-25
    • 文件大小：40960
    • 提供者：blue_iii

  1. 同步时钟同步清零的六十进制可逆计数器

  2. 同步时钟同步清零的六十进制可逆计数器 VHDL 可编程器件

  3. 所属分类：专业指导

    • 发布日期：2011-12-05
    • 文件大小：1024
    • 提供者：abc20090512127

  1. 基于FPGA的新型位同步时钟提取方案

  2. 此方案相比于传统的数字锁相环来说能够准确、快速的提取高速串行数据的同步时钟，即使输入码元有毛刺，也具有很好的时钟恢复调整功能

  3. 所属分类：硬件开发

    • 发布日期：2012-03-24
    • 文件大小：2097152
    • 提供者：youngeste

  1. 一种将异步时钟域转换成同步时钟域的方法.

  2. 一种将异步时钟域转换成同步时钟域的方法.

  3. 所属分类：其它

    • 发布日期：2012-12-09
    • 文件大小：669696
    • 提供者：coolfootball

  1. 一种快速位同步时钟提取方案及实现

  2. 一种快速位同步时钟提取方案及实现

  3. 所属分类：硬件开发

    • 发布日期：2014-06-21
    • 文件大小：187392
    • 提供者：tongss123

  1. 基于FPGA的新型位同步时钟提取方案的设计

  2. 基于FPGA的新型位同步时钟提取方案的设计详细说明

  3. 所属分类：硬件开发

    • 发布日期：2015-10-29
    • 文件大小：1048576
    • 提供者：chj_2012

  1. 基于GPS与恒温晶振的瞬变电磁同步时钟系统

  2. 针对恒温晶振长期稳定性差和GPS易受干扰、短期稳定性差等问题,设计了基于GPS与恒温晶振的瞬变电磁同步时钟系统。该系统采用"ARM+CPLD"的模式作为核心处理单元,以GPS的秒脉冲信号为基准,采用频率偏差测量模块在2个相邻的秒脉冲之间对高频信号的晶振频率进行检测,并采用自适应PID控制器实现对恒温晶振输出频率的调节,有效地解决了因单个频率偏差过大而影响恒温晶振控制电压精度的问题,提高了系统的稳定性;以秒脉冲信号为计时器,定时对分频器进行复位操作,实现了恒温晶振累积误差的自动消除,保证了输出信号

  3. 所属分类：其它

    • 发布日期：2020-05-11
    • 文件大小：314368
    • 提供者：weixin_38701156

  1. 位同步时钟提取电路设计与实现.rar

  2. 本文设计的方案可以从异步串行码流中提取位同步时钟信号，设计思想的基本出发点是在外部码流（code_in）的上升沿和本地时钟(clk)上跳沿相比较

  3. 所属分类：其它

    • 发布日期：2020-07-11
    • 文件大小：726016
    • 提供者：u012429555

  1. 嵌入式同步时钟系统的设计与实现详解

  2. 本文给出了嵌入式同步时钟系统的设计方案和具体实现。在设计中采用嵌入式设计的方法把同步定时时钟部分和网络通信部分嵌入到同一块电路板上，使系统既降低了成本又方便了在线维护，可用作诸如路由器、交换机等同步网络设备中的时钟模块。

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：172032
    • 提供者：weixin_38667697

  1. 基于MAXII570高精度同步时钟信号在分布式录波器中的实现

  2. 同步时钟信号是分布式录波器系统任务顺利完成的关键。介绍一种利用可编程CPLD器件实现性能优良的分布式同步信号源。通过高度集成，将IRIG-B(DC)解码器以及系统的各种同步逻辑电路集成在一个MAXII570芯片中，构成一个高精度同步系统，从而达到最佳同步效果。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：187392
    • 提供者：weixin_38696582

  1. 基于CPLD的位同步时钟提取电路设计

  2. 异步串行通信是现代电子系统中最常用的数据信息传输方式之一，一般情况下，为了能够正确地对异步串行数据进行发送和接收，就必须使其接收与发送的码元同步，位同步时钟信号不仅可用来对输入码元进行检测以保证收发同步，而且在对接收的数字码元进行各种处理等过程中，也可以为系统提供一个基准的同步时钟。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：123904
    • 提供者：weixin_38514501

  1. 基于FPGA+DDS的位同步时钟恢复设计与实现

  2. 针对目前常用位同步时钟恢复电路即超前-滞后型锁相环和1位同步器两种方法的不足之处，提出了一种使用DDS原理实现的快速时钟恢复方案。该方案采用DDS技术作为高精度任意分频单元，并在此基础上结合两种方法的优点，完成了位同步时钟恢复的改进设计。该方法适用频率范围宽，同步速度快，同步精度高，能够有效地降低频差的影响。给出了方案设计原理及实现方法，使用FPGA完成设计并对其性能做了分析及仿真、测试。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：319488
    • 提供者：weixin_38595243

  1. GPS卫星同步时钟（NTP时间服务器）在水利泵站SCADA系统中的

  2. 随着计算机和网络通信技术的飞速发展，各行业自动化系统数字化、网络化的时代已经到来。这一方面为各控制和信息系统之间的数据交换、分析和应用提供了更好的平台、另一方面对各种实时和历史数据时间标签的准确性也提出了更高的要求、使用价格并不昂贵的GPS卫星同步时钟（NTP时间服务器）来统一各种系统的时钟，已是目前各大系统设计中采用的标准做法。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：61440
    • 提供者：weixin_38719890

  1. 模拟技术中的浅谈PCM串行数据流同步时钟提取设计方案

  2. 为了产生语音调度系统中数据接收端异步接收PCM30/32路一次群串行数提流所需同步时钟的目的，采用以分频计数器为基础模块，辅以相位校正和误校正处理模块从已知速率PCM数据流中提取同步时钟信号的方法，利用可编程逻辑器件和Verilog HDL硬件描述语言对该方法进行实现和仿真验证。结果表明该方法能够有效地利用已有串行数据流产生具备合适相位的同步采样时钟信号。 　　O 引言 　　在各种基于PCM30/32路一次群系统、能够接入公共电话通信网的专用汇接调度设备中，目前广泛采用的设计方式为利用MCU控制

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：233472
    • 提供者：weixin_38710781

  1. 基于CPLD的位同步时钟提取电路设计

  2. 本位同步时钟提取方案已在CPLD器件上进行了仿真实现，通过以上的分析可知，本位同步时钟的提取方案具有结构简单、节省硬件资源、同步建立时间短等优点，在输入信号有一次跳变后，系统出现连“1”连“0”，或信号中断时，此系统仍然能够输出位同步时钟脉冲，此后，只要输入信号恢复并产生新的跳变沿，系统仍可以调整此位同步时钟脉冲输出而重新同步，此系统中输入的时钟信号频率相对码元速率越高，同步时钟的位置就越精确，而当输入码元速率改变时，只要改变本系统中的N值系统就可重新正常工作。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：120832
    • 提供者：weixin_38734993
« 12 3 4 5 6 7 8 9 10 ... 50 »