注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字电路设计中跨时钟域信号同步

  2. 数字电路设计中跨时钟域信号同步处理（英文的）。

  3. 所属分类：专业指导

    • 发布日期：2009-11-15
    • 文件大小：623616
    • 提供者：botaizi

  1. 异步时钟域同步化处理方法

  2. 讲述了几种使用的异步时钟域同步化处理的方法

  3. 所属分类：硬件开发

    • 发布日期：2010-09-02
    • 文件大小：28672
    • 提供者：tangbo_sycomm

  1. 跨时钟域问题(Clock Domain Crossing)

  2. 引言：设计者有时候需要将处于两个不同时钟域的系统对接，由于接口处是异步（会产生setuptime 和holdtime violation，亚稳态以及不可靠的数据传输）的，因此处理起来较同步逻辑更棘手，需要寻求特殊处理来进行接口界面的设计。 （文中给出了两种解决方法，共4页，有彩图。个人推荐阅读）

  3. 所属分类：硬件开发

    • 发布日期：2010-11-07
    • 文件大小：152576
    • 提供者：handong1587

  1. 一种将异步时钟域转换成同步时钟域的方法

  2. 该文档是华为技术的专利，里面详细介绍了一种FPGA中将异步时钟域转换成同步时钟域的方法。

  3. 所属分类：硬件开发

    • 发布日期：2010-12-09
    • 文件大小：726016
    • 提供者：tdcqzl

  1. FPGA跨时钟域设计

  2. FPGA跨时钟域设计的经典资料，详细讲了跨时钟域问题产生的原因和单个信号及多信号的跨时钟域数据同步的处理方式。

  3. 所属分类：硬件开发

    • 发布日期：2011-11-27
    • 文件大小：623616
    • 提供者：wuliao311

  1. 跨时钟域同步器设计

  2. 跨时钟域同步其设计，电平同步器，脉冲同步器，沿同步器

  3. 所属分类：硬件开发

    • 发布日期：2012-05-23
    • 文件大小：2097152
    • 提供者：yushionly

  1. 一种将异步时钟域转换成同步时钟域的方法.

  2. 一种将异步时钟域转换成同步时钟域的方法.

  3. 所属分类：其它

    • 发布日期：2012-12-09
    • 文件大小：669696
    • 提供者：coolfootball

  1. 跨时钟域信号同步解决方案

  2. 跨时钟域信号同步解决方案

  3. 所属分类：硬件开发

    • 发布日期：2014-06-26
    • 文件大小：1048576
    • 提供者：wangyanchao151

  1. 经典跨时钟域同步电路

  2. 经典跨时钟域同步电路 各种异步处理 值得推荐

  3. 所属分类：硬件开发

    • 发布日期：2015-05-25
    • 文件大小：208896
    • 提供者：u011075954

  1. FPGA跨时钟域设计

  2. 基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当，将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。

  3. 所属分类：硬件开发

    • 发布日期：2016-12-19
    • 文件大小：1048576
    • 提供者：qq_36727123

  1. 跨时钟域信号同步的IP解决方案

  2. 本文描述了对于FPGA编程实现中跨时钟域信号的处理方法

  3. 所属分类：硬件开发

    • 发布日期：2017-06-09
    • 文件大小：1048576
    • 提供者：qq_26657811

  1. 多时钟域用两级同步或者FIFO传递数据

  2. 跨时钟域同步 Synthesis and scr ipting Techniques for Designing Multi- Asynchronous Clock Designs Most college courses teach engineering students prescribed techniques for designing completely synchronous (single clock) logic. In the real ASIC design world

  3. 所属分类：其它

    • 发布日期：2009-02-02
    • 文件大小：261120
    • 提供者：luciferqiu

  1. 跨时钟域信号同步的IP解决方案

  2. 详细介绍了跨时钟域的信号同步怎么处理，提供了几种有效的解决方案，以供参考

  3. 所属分类：电信

    • 发布日期：2018-10-01
    • 文件大小：1048576
    • 提供者：qq_40309906

  1. 亚稳态和跨时钟域的学习总结.pdf

  2. 首先，这是根据各个手册和资料，收集总结的内容，包含了FPGA工程师最基本的时序概念，亚稳态的相关知识，跨时钟域，格雷码 其次，通过公式MTBF分析亚稳态，重要内容有代码 然后，介绍同步电路，跨时钟域的4种方法，打两拍，FIFO，握手，标志位 最后，介绍使用中，需要注意的条件 提示：关于跨时钟域的4种方法，实际项目中很常见

  3. 所属分类：硬件开发

    • 发布日期：2020-01-05
    • 文件大小：858112
    • 提供者：weixin_41246509

  1. 跨时钟域信号同步解决方案.pdf

  2. 该文件主要内容是包括了在FPGA或者数字IC设计中产生的跨时钟域的各种问题，并有详细的解决方案，可以应对面试过程中所包含的知识点。

  3. 所属分类：硬件开发

    • 发布日期：2020-06-25
    • 文件大小：1048576
    • 提供者：XXQ121

  1. 多时钟域下同步器的设计与分析

  2. 本文提出了多时钟域逻辑设计中的一般问题,介绍了异步电路设计中同步化处理的重要作用,分析了触发器失效的原因和几种可行的解决亚稳态失效的方法。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：74752
    • 提供者：weixin_38538472

  1. 基于FPGA的跨时钟域信号处理——同步设计的重要

  2. 上次提出了一个处于异步时钟域的MCU与FPGA直接通信的实现方式，其实在这之前，特权同学想列举一个异步时钟域中出现的很典型的问题。也就是要用一个反例来说明没有足够重视异步通信会给整个设计带来什么样的危害。

  3. 所属分类：其它

    • 发布日期：2020-08-12
    • 文件大小：153600
    • 提供者：weixin_38742927

  1. 基于FPGA的跨时钟域信号处理同步设计的重要

  2. 本文我们主要来讨论一下基于FPGA的跨时钟域信号处理同步设计的重要，希望能对你的学习有所帮助。

  3. 所属分类：其它

    • 发布日期：2020-08-12
    • 文件大小：178176
    • 提供者：weixin_38540782

  1. 基于FPGA的TMR电路跨时钟域同步技术

  2. 三模冗余(TMR)电路中的跨时钟域信号可能会受到来自信号偏差和空间单粒子效应(SEE)的组合影响。通过建立数学模型，对这两个问题进行分析和量化。最后针对长脉宽和短脉宽源信号的不同情况，提出了相应的解决方案。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：342016
    • 提供者：weixin_38700779

  1. 多时钟系统下跨时钟域同步电路的设计

  2. 针对当前SOC内部时钟越来越复杂、接口越来越多以及亚稳态、漏信号等常见的各种问题，分析了以往的优化方法的优缺点，然后从电路的角度出发，提出了一种新的SOC跨时钟域同步电路设计的方法。这种方法电路简单，可靠性高，通过仿真实验和实测实验验证，能够在多时钟系统中适应最小输入脉宽、不漏信号、避免误触发和多触发，且很好地解决了亚稳态等问题。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：474112
    • 提供者：weixin_38577922
« 12 3 4 5 6 7 8 9 10 »