注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 同步电路设计中CLOCK SKEW的分析

  2. 同步电路设计中CLOCK SKEW的分析，有助于ASIC,FPGA中的时序学习

  3. 所属分类：硬件开发

    • 发布日期：2009-11-03
    • 文件大小：224256
    • 提供者：jankyhan

  1. 同步电路设计中CLOCK SKEW的分析

  2. 同步电路设计中CLOCK SKEW的分析

  3. 所属分类：专业指导

    • 发布日期：2010-04-20
    • 文件大小：224256
    • 提供者：xzhgch

  1. 同步电路设计中CIOCK SKEW 的分析

  2. 同步电路设计中CIOCK SKEW 的分析 对CLOCK SKEW 的优化方法

  3. 所属分类：嵌入式

    • 发布日期：2011-09-15
    • 文件大小：180224
    • 提供者：okokokzjx

  1. 同步电路设计中CLOCK SKEW的分析.doc

  2. 本文比较了在同步电路设计中0clock shew和非0clock shew时钟分布对电路性能的影响，分析了通过调整时钟树中CLOCK SKEW来改善电路性能的方法，从而说明非0clock shew时钟分布是如何提高同步电路运行的最大时钟频率的。

  3. 所属分类：硬件开发

    • 发布日期：2020-04-18
    • 文件大小：184320
    • 提供者：csdn_txy

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6291456
    • 提供者：smart_devil

  1. 同步电路设计中CLOCK+SKEW的分析

  2. 同步电路设计中CLOCK+SKEW的分析

  3. 所属分类：硬件开发

    • 发布日期：2021-01-19
    • 文件大小：92160
    • 提供者：u011041096