注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA重要设计思想及工程应用之时序及同步设计

  2. FPGA重要设计思想及工程应用之时序及同步设计 包括时钟系统的参数分析（建立保持时间）， 门控时钟设计例程， 全局时钟设计及提升速度方法。 时钟偏差的控制

  3. 所属分类：硬件开发

    • 发布日期：2009-09-29
    • 文件大小：3145728
    • 提供者：bbmiracle

  1. FPGA同步设计技术.pdf

  2. 本文介绍了FPGA 的同步设计技术, 结合一些设计实例总结了FPGA 同步设计的 若干原则。 　　关键词: FPGA; 同步设计; 时钟 　　中图分类号: TN 79　　　文献标识码:B

  3. 所属分类：硬件开发

    • 发布日期：2010-06-28
    • 文件大小：237568
    • 提供者：shaggy1984

  1. FPGA同步设计技术

  2. 解放军信息工程大学的FPGA同步设计技术！

  3. 所属分类：硬件开发

    • 发布日期：2010-06-29
    • 文件大小：169984
    • 提供者：iampeter1983

  1. FPGA的同步设计

  2. 本文档属于转载，介绍了FPGA中的同步设计，非常值得借鉴和参考。

  3. 所属分类：硬件开发

  1. 帧同步设计

  2. 一种帧同步设计方法，基于VerilogHDL的设计

  3. 所属分类：嵌入式

    • 发布日期：2012-04-09
    • 文件大小：184320
    • 提供者：kkkkkfffff

  1. Verilog HDL异步设计与同步设计的时序分析

  2. （1） 理解亚稳态产生的物理意义 （2） 理解触发器本身的建立时间和保持时间以及异步复位恢复的概念 （3） 理解亚稳态恢复和同步寄存器的概念 （4） 理解组合逻辑的延迟产生的原理，掌握系统时钟频率的计算 （5） 理解并掌握时钟偏斜和抖动及其对时钟频率的影响 （6） 理解提高系统时钟频率的两种方法 （7） 了解False Path和多时钟周期的概念，知道使用False Path和多时钟周期进行时序约束。 （8） 理解并掌握芯片之间的时序接口设计 （9） 理解并掌握异步电路的设计方法

  3. 所属分类：硬件开发

    • 发布日期：2012-05-16
    • 文件大小：6291456
    • 提供者：sagatsagat

  1. vhdl中同步设计讲解

  2. vhdl中同步设计步骤的详细讲解，并有实例

  3. 所属分类：其它

    • 发布日期：2012-09-24
    • 文件大小：301056
    • 提供者：zhy2214

  1. FPGA同步设计技术

  2. FPGA同步设计技术FPGA同步设计技术

  3. 所属分类：硬件开发

    • 发布日期：2008-10-29
    • 文件大小：226304
    • 提供者：zuijiou

  1. 开关电源同步设计

  2. 主要用于开关电源同步设计，注意事项及设计方法，给电源设计人员有好的建议 希望对电子设计方面有更大的帮助

  3. 所属分类：硬件开发

    • 发布日期：2015-12-22
    • 文件大小：2097152
    • 提供者：kcluo

  1. 基于EtherCAT的矿井电网时间同步设计

  2. 针对目前矿井电网系统时钟同步精度不足的问题,提出了将IEEE1588协议与Ether CAT协议结合,及时钟晶体振荡器的漂移补偿和跟踪相位调频结合的时钟同步算法,设计出一种基于Ether CAT的矿井电力时间同步系统,实现煤矿井下现场级的网络控制。该系统可以使IEEE1588协议和Ether CAT协议的优点得到充分发挥,并相互补充,使矿井电力时间同步系统的控制精度得到近一步的提高,使系统实现纳秒级的同步精度。通过实验得到系统的主从时钟的同步效果,验证了基于Ether CAT的矿井电力时间同步系

  3. 所属分类：其它

    • 发布日期：2020-07-09
    • 文件大小：246784
    • 提供者：weixin_38687968

  1. 基于FPGA的时钟频率同步设计

  2. 基于时钟频率调整的时间同步方法，实现简单，而且没有复杂的软件同步协议，占用较小的网络带宽就可以实现高精度的时钟同步，在硬件上只需要低成本的FPGA支持。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：325632
    • 提供者：weixin_38571878

  1. 基于FPGA的跨时钟域信号处理同步设计的重要

  2. 本文我们主要来讨论一下基于FPGA的跨时钟域信号处理同步设计的重要，希望能对你的学习有所帮助。

  3. 所属分类：其它

    • 发布日期：2020-08-12
    • 文件大小：178176
    • 提供者：weixin_38540782

  1. 嵌入式系统/ARM技术中的基于ARM-WinCE平台的时钟同步设计

  2. 摘要：时钟同步是分布式系统的核心技术之一，为实现基于ARM-WinCE嵌入式系统平台的测试仪器组建分布式测试系统，在介绍IEEE1588精确时钟协议基本原理的基础上，提出了使用具有IEEE1588协议硬件支持功能的DP83640以太网物理层收发器在基于ARM-WinCE的嵌入式系统平台上实现时钟同步的设计方案，给出了硬件设计的接口电路和软件设计框架。经测试该方案可达到不低于1μs的同步精度。 　　随着计算机技术、网络通信技术的进步，组建分布式网络化测试系统，提高测试效率、共享信息资源，已成为现

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：239616
    • 提供者：weixin_38558054

  1. AD9959简化测控通信系统中多路DDS之间信号同步设计

  2. 以4通道DDS芯片AD9959为核心的测控通信电路已应用于某无人机测控通信系统中，无论是正交扩频中还是DDS上变频都有出色的性能表现。4个DDS核天生同步的特性不仅降低了系统的成本，减小了PCB面积，而且大大简化了系统同步设计的复杂度，缩短了研发周期。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：177152
    • 提供者：weixin_38737366

  1. EDA/PLD中的逻辑器件的同步设计

  2. 在设计逻辑和电路时，经常会遇到这样的问题。即采用普通集成电路实现的设计移植到FPGA／CPLD逻辑器件时，其设计无法正常运行。另外，有些设计己经在逻辑器件申实现或通过了仿真测试。但经过重新布线设计后，该设计不能正常工作。出现这些问题，基本上是在设计中出现了异步设计。典型的异步电路有以下几种。 　　(1)组合环路 　　组合环路是数字逻辑设计中不稳定性和不可靠性最常见的原因之一。在同步设计中，所有的反馈环路都应该包括寄存器。组合环路直接建立没有寄存器的反馈，违反了同步设计的原则。例如，当把一个寄

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：97280
    • 提供者：weixin_38661852

  1. 通信与网络中的AD9959简化测控通信系统中多路DDS之间信号同步设计

  2. 引言     近年来，为了提高信息传输速率，增强通信抗干扰能力，飞行器测控通信系统巳从统一载波体制向扩频统一测控通信体制发展。但是，这种宽带扩频测控技术的应用使得同步设计成为系统实现的难点，尤其对于多频率源系统，信号之间的严格同步更为困难。一般情况下，为了获得多路DDS的同步，设计者往往会使用多种手段对参考时钟、数据刷新、锁相倍频等步骤小心处理，这样不但耗费了大量的精力物力，而且效果往往不尽如人意。     美国ADI公司推出的高性能4通道直接数字式频率合成器AD9959，在单芯片上集成了

  3. 所属分类：其它

    • 发布日期：2020-11-29
    • 文件大小：136192
    • 提供者：weixin_38653664

  1. 通信与网络中的一种并行帧同步设计方案的提出设计与应用

  2. 摘要：针对设计某高速卫星数据通信帧同步系统中所遇到的问题，提出了一种新的并行帧同步设计方案，解决了同步字码组不能稳定提取、同步状态判断时间过短等问题，实现了高速卫星数据通信系统的帧同步并得到了验证。对于速度更高的数据通信系统，给出了一种多路并行帧同步的设计方法。      关键词：帧同步 汉明距 FPGA 同步[3]是通信系统的一个重要环节，通常包括载波同步、位同步和帧同步。帧同步系统的基本设计思想[1]是在系统发送端数据帧中适当的位置处插入同步字码组，在接收端设计一个大的数据缓冲区，能够

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：91136
    • 提供者：weixin_38538312

  1. MB_OFDMUWB系统频率同步设计

  2. MB_OFDMUWB系统频率同步设计

  3. 所属分类：其它

    • 发布日期：2021-02-25
    • 文件大小：625664
    • 提供者：weixin_38750007

  1. 连续相位调制方式与UART异步端口的同步设计

  2. 摘要：阐述了在数据通信中使用连续相位调制试进与UART异步端口进行时钟同步的必要性以及同步设计的原理，给出了硬件设计的电路原理图，并对Altera公司MAX+PLUSⅡ开发软件的主要优点进行了说明。  随着通信技术和计算机技术的飞速发展，计算机数字通信技术显得越来越重要。但是目前常用的数字通信传输信道仍为模拟信道，为了能使数字信号可靠，有效地在模拟信道中传输，就必须将数字信号调制到模拟信道的载波上。在实际应用中，使用较多的是在连续相位调制方式（如CPFSK连续相位频移键控、MSK最小频移键控、G

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：153600
    • 提供者：weixin_38717870

  1. 逻辑器件的同步设计

  2. 在设计逻辑和电路时，经常会遇到这样的问题。即采用普通集成电路实现的设计移植到FPGA／CPLD逻辑器件时，其设计无法正常运行。另外，有些设计己经在逻辑器件申实现或通过了仿真测试。但经过重新布线设计后，该设计不能正常工作。出现这些问题，基本上是在设计中出现了异步设计。典型的异步电路有以下几种。 　　(1)组合环路 　　组合环路是数字逻辑设计中不稳定性和不可靠性常见的原因之一。在同步设计中，所有的反馈环路都应该包括寄存器。组合环路直接建立没有寄存器的反馈，违反了同步设计的原则。例如，当把一个寄存

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：111616
    • 提供者：weixin_38735570
« 12 3 4 5 6 7 8 9 10 ... 50 »