注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 同步FIFO的Verilog设计

  2. 这是我自己写的一个同步FIFO的Verilog程序，通过了仿真验证。

  3. 所属分类：嵌入式

    • 发布日期：2010-04-28
    • 文件大小：48128
    • 提供者：hbwlh

  1. 基于FPGA的非对称同步FIFO设计

  2. 基于FPGA的非对称同步FIFO设计

  3. 所属分类：硬件开发

    • 发布日期：2008-01-17
    • 文件大小：244736
    • 提供者：pilipili

  1. 同步FIFO的verilog源码

  2. 一个同步FIFO代码，按模块划分好了，分成了5个模块，实现空满标志的判断。

  3. 所属分类：专业指导

    • 发布日期：2011-01-04
    • 文件大小：75776
    • 提供者：stream303

  1. FPGA中同步FIFO的使用小结

  2. FPGA中的FIFO，分为同步FIFO，异步FIFO和双向FIFO。同步FIFO一般用于数据的缓存，异步FIFO一般用于跨时钟域的同步上。这里主要讲述用于并行图像处理的同步FIFO的使用。

  3. 所属分类：嵌入式

    • 发布日期：2011-06-04
    • 文件大小：244736
    • 提供者：jietouxiaohu

  1. 同步FIFO的Verilog代码

  2. 在实际编写verilog中，常常会用到FIFO，而FIFO的使用可以直接调用软件自带的存在模块，也可以编写源代码，这里是同步FIFO的Verilog源代码供大家使用。

  3. 所属分类：电信

    • 发布日期：2011-10-27
    • 文件大小：37888
    • 提供者：baihan1987

  1. 同步FIFO的FPGA设计及仿真

  2. 同步FIFO的FPGA设计及仿真

  3. 所属分类：硬件开发

    • 发布日期：2012-10-30
    • 文件大小：12582912
    • 提供者：zhudatiankong

  1. FPGA同步FIFO代码测试文件仿真结果

  2. FPGA同步FIFO代码 测试文件 仿真结果 verilog代码 FPGA信号延迟 信号输出对齐

  3. 所属分类：硬件开发

    • 发布日期：2013-11-14
    • 文件大小：64512
    • 提供者：z845915715

  1. FPGA 同步FIFO设计

  2. 因为该设计为基本同步FIFO建模设计，在设计时仅考虑了FIFO的基本操作，该设计仍存在问题，像如在同步FIFO写操作时Full_Sig和Empty_Sig信号的同时变化问题，因区别于异步FIFO，两个信号不可同时变化.

  3. 所属分类：嵌入式

    • 发布日期：2015-07-19
    • 文件大小：102400
    • 提供者：u010367007

  1. ft2232 同步fifo

  2. Ft2232Hl 同步fifo Qt测试源码 测试程序

  3. 所属分类：C++

    • 发布日期：2016-01-14
    • 文件大小：19922944
    • 提供者：u013358722

  1. 同步FIFO代码和testbench

  2. 此代码是同步FIFO的Verilog源代码，经上板测试是没有问题的，请大家放心使用

  3. 所属分类：专业指导

    • 发布日期：2018-04-02
    • 文件大小：1024
    • 提供者：jingdenghaitang

  1. 直接可用的同步FIFO的verilog代码，自己总结的非常详细的相应文档

  2. 直接可用的同步FIFO的verilog代码，自己总结的非常详细的相应文档

  3. 所属分类：专业指导

    • 发布日期：2018-04-02
    • 文件大小：22528
    • 提供者：jingdenghaitang

  1. 同步FIFO与异步FIFO的Verilog实现(附源代码和测试代码).doc

  2. 同步FIFO与异步FIFO的Verilog实现(附源代码和测试代码)

  3. 所属分类：硬件开发

    • 发布日期：2019-09-04
    • 文件大小：163840
    • 提供者：liuning19910307

  1. 基于VHDL和FPGA的非对称同步FIFO设计实现

  2. 为了提高效率和降低系统设计的难度，本文采用VHDL描述语言，充分利用Xilinx公司Spartan II FPGA的系统资源，设计实现了一种非对称同步FIFO，它不仅提供数据缓冲，而且能进行数据总线宽度的转换。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：183296
    • 提供者：weixin_38631329

  1. 同步FIFO代码加测试文件

  2. 本文件包含了同步FIFO的原理介绍以及同步FIFO的哥哥模块的相关代码 代码中还包含了测试代码 代码已经在vivado中跑通

  3. 所属分类：讲义

    • 发布日期：2020-10-04
    • 文件大小：412672
    • 提供者：bujia44

  1. 基于VHDL和FPGA的非对称同步FIFO设计实现

  2. 基于VHDL和FPGA的非对称同步FIFO设计实现,FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：75776
    • 提供者：weixin_38650379

  1. 基于FPGA的非对称同步FIFO设计

  2. FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入与输出数据总线宽度相等，不能满足这种应用，因此通常采用输入与输出数据总线宽度均为8位的同步FIFO作为它们之间的数据缓冲，并对MCU数据总线的高8位采用软件进行屏蔽，或是在同步FIFO外围增加数据锁存器及逻辑控制器件的方法解决。为了提高效率和降低系统

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：68608
    • 提供者：weixin_38562026

  1. 同步FIFO和异步FIFO的Verilog实现

  2. 介绍同步FIFO原理，并且提供了verilog源代码；详细介绍了异步FIFO原理和两种实现方法，并提供verilog源代码。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：66560
    • 提供者：woshihuangayn3

  1. 同步FIFO的VHDL实现

  2. 这是关于同步FIFO的VHDL程序代码，nut_sync_fifo --rtl 这是源代码 --sim 这是modelsim仿真目录

  3. 所属分类：专业指导

    • 发布日期：2021-03-05
    • 文件大小：52224
    • 提供者：ngany

  1. sync_fifo_0：与基于触发器的零延迟读取延迟存储器的同步FIFO接口-源码

  2. sync_fifo_0 与基于触发器的零延迟读取等待时间存储器的同步FIFO接口。 这是用SystemVerilog编写的简单同步FIFO设计。 文件design.sv是顶层设计文件，它使用反引号包括来合并其他设计文件。 同样，testbench.sv文件包括sim所需的其他相关文件。 （反勾号包含结构由所使用的仿真环境决定。） 测试台将随机数据发送到FIFO中，并检查弹出的数据。 可以调整测试台，以强调空的或满的条件，并更改推/弹出信号的随机断言。 请注意，FIFO设计为使用户可以连续断

  3. 所属分类：其它

    • 发布日期：2021-02-15
    • 文件大小：5120
    • 提供者：weixin_42116701

  1. 基于FPGA的非对称同步FIFO设计

  2. 本文在分析了非对称同步FIFO的结构特点及其设计难点的基础上，采用VHDL描述语言，并结合FPGA，实现了一种非对称同步FIFO的设计。　　关键词：非对称同步FIFO；VHDL；FPGA；DLL；BlockRAM　　引言　　FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入与输出数据总线宽度相等，不

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：79872
    • 提供者：weixin_38727453
« 12 3 4 5 6 7 8 9 10 ... 17 »