注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA数字分频器 EDA的分频设计

  2. EDA的分频设计 1. 四位十进制数字频率计； 2. 测量范围：1Hz～10kHz； 3. 显示时间不少于1S； 4. 具有记忆显示的功能，即在测量过程中不刷新数据，等结束后才显示测量结果，给出待测信号的频率值，并保存到下一次测量结束。

  3. 所属分类：专业指导

    • 发布日期：2009-05-29
    • 文件大小：220160
    • 提供者：ZXBzhangxiaobo

  1. 分频器设计专用计算器

  2. 本软件可以迅速、准确的计算出扬声器系统（音箱）的分频器数值，可以计算 6dB/Oct 至 24dB/Oct 的二分频和多路分频电容及电感数值。多路分频是二分频与多路带通分频器的组合。比如三分频系统，是低通（低音）、带通、高通（高音）各一组组成。 软件开始运行时定位在二分频 6dB/Oct 的位置，首先计算低通数值。而当选择带通时，首先计算高通数值。计算后的结果直接列于屏幕上。

  3. 所属分类：专业指导

    • 发布日期：2010-02-26
    • 文件大小：157696
    • 提供者：yang1010x

  1. vhdl任意整数分频模块

  2. vhdl任意整数分频模块,功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。,--//若分频系数为偶数，则输出时钟占空比为50%； --//若分频系数为奇数，则输出时钟占空比取决于输入时钟占空比和分 --//频系数（当输入为50%时，输出也是50%）。

  3. 所属分类：专业指导

    • 发布日期：2011-05-13
    • 文件大小：2048
    • 提供者：renyanyang1989

  1. 倍频和分频 预分频和后分频

  2. 倍频和分频 预分频和后分频，详细讲解了他们的关系与区别，很好的资源哦...对于编写单片机和DSP有很大帮助哦...

  3. 所属分类：硬件开发

    • 发布日期：2013-03-03
    • 文件大小：17408
    • 提供者：qunlangzhishou

  1. EDA 任意整数分频分频器

  2. 非常经典的一款分频程序，绝对实用 功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。 其中F_DIV为分频系数，分频系数范围为1~2^n (n=F_DIV_WIDTH) 若要改变分频系数，改变参数F_DIV或F_DIV_WIDTH到相应范围即可。 若分频系数为偶数，则输出时钟占空比为50%； 若分频系数为奇数，则输出时钟占空比取决于输入时钟占空比和分 频系数（当输入为50%时，输出也是50%）。

  3. 所属分类：硬件开发

    • 发布日期：2013-08-14
    • 文件大小：2048
    • 提供者：sysk_msk_by

  1. 基于FPGA的分频器设计

  2. 基于FPGA的分频器设计 1）系统时钟1MHz； 2）要求能产生2分频～16分频信号，分频系数步进值为1； 3）“分频系数置数”按钮每按一次，分频系数增加1，增加到16后如果再次按下“分频系数置数”按钮，分频系数回归到2；置数结束后，按下“启动”按钮，系统按照指定的分频系数生成分频信号； 4）n分频后，“1”电平持续的时间要求1～n-1可调，步进值1； 5）“占空系数置数”按钮每按一次，“1”电平持续时间增加1，增加到n-1后如果再次按下“分频系数置数”按钮，“1”电平持续时间回归到1；再按下

  3. 所属分类：专业指导

    • 发布日期：2014-01-10
    • 文件大小：1048576
    • 提供者：seaeastlee

  1. 基于FPGA的通用可控分频器的设计

  2. 所有资源已经打包上传，很好的学习资料。 基于FPGA的分频器设计 1）系统时钟1MHz； 2）要求能产生2分频～16分频信号，分频系数步进值为1； 3）“分频系数置数”按钮每按一次，分频系数增加1，增加到16后如果再次按下“分频系数置数”按钮，分频系数回归到2；置数结束后，按下“启动”按钮，系统按照指定的分频系数生成分频信号； 4）n分频后，“1”电平持续的时间要求1～n-1可调，步进值1； 5）“占空系数置数”按钮每按一次，“1”电平持续时间增加1，增加到n-1后如果再次按下“分频系数置数”

  3. 所属分类：专业指导

    • 发布日期：2014-01-10
    • 文件大小：2097152
    • 提供者：seaeastlee

  1. 基于verilog的时钟分频器

  2. 基于verilog的任意时钟分频器，包括ucf管脚约束文件和时钟约束文件，只需要在FPGA上输入分频系数，就可以在示波器上获得相应分频后的波形

  3. 所属分类：硬件开发

    • 发布日期：2015-05-14
    • 文件大小：994304
    • 提供者：qq_15465075

  1. VHDL分频器

  2. 使用VHDL编写的分频器。主频率为50MHZ，进行分频后得到1HZ的时钟。

  3. 所属分类：嵌入式

  1. 分频知识，电子分频

  2. 电子分频知识，低通，带通，高通，声音的分别被分开后，送到功放，再推动高中低扬声器

  3. 所属分类：硬件开发

    • 发布日期：2011-12-28
    • 文件大小：4194304
    • 提供者：icomp

  1. 一种音响系统中电子三分频滤波器的设计方法

  2. 音乐信号频率覆盖了20Hz到20kHz的范围，音响系统为高质量的还原音乐信息，一般将其分为高、低两个频率段或高、中、低三个频率段后，分别送给两分频音箱或三分频音箱去重放。如果分频器位于功率放大器之前，我们称之为电子分频系统;如果分频器在功率放大器之后，我们称之为功率分频系统，电子分频系统成本虽高然而音质更佳。

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：87040
    • 提供者：weixin_38688380

  1. 应用于频率合成器的宽分频比CMOS可编程分频器设计

  2. 本文中提出一种新的检测和置数逻辑及电路实现，使得整个可编程分频器的工作频率提高了1倍。本文首先给出r可编程分频器设计的整体结构，着重描述了可编程分频器检测和置数逻辑电路的改进方案；最后，给出了版图设计以及电路后仿真结果。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：73728
    • 提供者：weixin_38724106

  1. STM8L芯片启动时钟分频问题及发现

  2. 近日正在研究STM8L低功耗单片机，发现实际启动复位后的单片机时钟主频是16MHz（内部高速时钟源），可是其参考手册上所说明的却是“复位时钟为16MHz/8”即8分频后的时钟频率。也就是说理论上应该是2MHz。实践和资料发生了冲突，下一步就是试探着寻找原因。

  3. 所属分类：其它

    • 发布日期：2020-08-02
    • 文件大小：52224
    • 提供者：weixin_38699757

  1. 10~37 GHz CMOS四分频器的设计

  2. 先容一种超高速，宽分频范围的四分频器的设计。后仿真结果表明该四分频器的最高工作频率为37 GHz，当输进信号的幅度为300 mV时，分频范围为27 GHz。在电源电压为1．2 V，工作在37 GHz时，该电路的功耗小于30 mW。该四分频器可应用于光纤通讯和其他超高速电路。

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：179200
    • 提供者：weixin_38663193

  1. 基于FPGA的可消除高频非线性的动态分频鉴相器

  2. 提出了一种可消除高频非线性的动态分频鉴相器的结构和实现方法，输入信号经波形变换后，利用FPGA进行分频，并通过8位拨码开关来设置1~255不同的分频系数，分频后通过数字鉴相器、低通滤波器和调理放大电路实现鉴相。这种设计不仅大大提高了鉴相范围和灵敏度，而且消除了高频非线性化现象。实验表明，该数字鉴相器输入频率范围200 kHz~100 MHz，鉴相范围-510 π~+510 π，线性度优于±1.5%，同时具有根据不同应用需求进行动态分频的特点。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：527360
    • 提供者：weixin_38746926

  1. 胆石混合分频式功率放大器

  2. 电子管作前置放大，后级用优质分立元件或用高品质功放集成电路制作的高保真功率放大器，是音响爱好者的一条发烧途径。胆石互补，相得益彰。下面介绍一款胆石混合、高低音分频式功放。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：181248
    • 提供者：weixin_38737213

  1. 模拟技术中的分频器的两大分类

  2. 分频器有两大类：一类是被动分频器(PassiVe  Crossover)，亦称功率分频器；另一类是主动分频器(Active Crossover)，亦称电子分频器。 　　1、被动分频器 　　被动分频器是一种音箱内置分频器，由电容和电感滤波网络构成，其特点是分频网络设置在功率放大器和扬声器之间。这种分频器把从功率放大器直接出的全频音频功率信号分为低音和高音或者低音、中音和高音，将分频后的信号按不同频段分配给各频段扬声器。在全频高、低音或高、中、低音主动分频音箱中，均由被动分频电路完成分频任务。

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：61440
    • 提供者：weixin_38535808

  1. EDA/PLD中的CoolRunner-II器件的使用时钟分频器

  2. CoolRunner-II器件在XC2C128(128个宏单元)以上的器件内嵌入了一个时钟分频器模块，该模块具有两个控制输入脚，即GCK2(全局时钟输入脚)和CDRST(外部同步复位脚)；两个延迟控制位用于设置当复位信号撤销后，是否需要延迟后输出分频信号。时钟分频系数η为2、 4、 6、 8、 10、 12、 14和16。　　ISE 10设计工具中的XST综合工具可以自动地推论以下分频模块库。　　（1）CLK_DIVn：不带复位和延迟控制的分频器（η为2、4、6、8、10、12、14和16）。　

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：30720
    • 提供者：weixin_38659812

  1. EDA/PLD中的EDA典型单元电路的分频电路的设计

  2. 在基于EDA技术的数字电路系统设计中，分频电路应用得十分广泛，常常使用分频电路来得到数字系统中各种不同频率的控制信号。所谓分频电路，就是将一个给定的频率较高的数字输入信号，经过适当的处理后，产生一个或数个频率较低的数字输出信号。分频电路本质上是加法计数器的变种，其计数值由分频常数N=fin/fout决定，其输出不是一般计数器的计数结果，而是根据分频常数对输出信号的高、低电平进行控制。 　　【例1】设计一个将1 kHz的方波信号变为正、负周不等的50 Hz信号的分频电路的VHDL程序，并使用MA

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：546816
    • 提供者：weixin_38564718

  1. LCMV 分频的改进维纳滤波后置波束形成算法

  2. LCMV 分频的改进维纳滤波后置波束形成算法

  3. 所属分类：其它

    • 发布日期：2021-03-15
    • 文件大小：1048576
    • 提供者：weixin_38740201
« 12 3 4 5 6 7 8 9 10 ... 37 »