注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 74系列芯片资料 74564 TTL 八位三态反相输出D触发器

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-05-02
    • 文件大小：122880
    • 提供者：codychang

  1. VHDL 源程序集详细讲解 100例

  2. VHDL 源程序集 100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21

  3. 所属分类：其它

    • 发布日期：2009-05-03
    • 文件大小：233032
    • 提供者：tanhaijun2007

  1. SOPC系统设计入门教程

  2. 前言 目录 第一章 概述 1．1 SOPC的概念 1．2 SOPC系统设计流程 1．2．1 SOPC Builder的设计流程 1．2．2 SOPC Builder的设计阶段 1．2．3 SOPC系统开发流程 1．3 SOPC系统开发环境 1．4 本书中的系统配置 第二章 SOPC系统构架 2． 1 系统模块框图 2． 2 Nios CPU 2．2．1 指令总线主端口 2．2．2 数据总线主端口 2．2．3 缓冲存储器 2．2．4 移位单元 2．2．5 乘法支持 2．2．6 中断支持 2．2．

  3. 所属分类：iOS

    • 发布日期：2009-05-31
    • 文件大小：5242880
    • 提供者：chxinrui

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2009-07-17
    • 文件大小：234496
    • 提供者：ft2569201

  1. 74系列IC带管脚图

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-07-26
    • 文件大小：703488
    • 提供者：yan131423yong

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11264
    • 提供者：txwlltt

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2009-08-20
    • 文件大小：332800
    • 提供者：sfhgky

  1. VHDL语言100例

  2. 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程死锁 第22例 振荡与

  3. 所属分类：其它

    • 发布日期：2009-08-31
    • 文件大小：320512
    • 提供者：a339238363

  1. FPGA 四位并行乘法器

  2. FPGA 四位并行乘法器，QuartusII软件运行成功。

  3. 所属分类：硬件开发

    • 发布日期：2009-11-21
    • 文件大小：577536
    • 提供者：forsiny

  1. 数字电路课程设计四位串行乘法器

  2. 实验内容： 题目： 4位并行乘法器的电路设计与仿真 功能要求： 1. 实现4位串行乘法器的电路设计; 2. 带异步清零端； 3. 输出为8位； 4. 单个门延迟设为5 ns。 5. 设要有完整的组合逻辑电路设计步骤； 6. 每一步骤完成要正确合理； 7. 设计电路时分模块测试。 及实验结果都有在内

  3. 所属分类：嵌入式

    • 发布日期：2009-12-28
    • 文件大小：231424
    • 提供者：sejin0908

  1. SOPC系统学习教程

  2. 前言 目录 第一章 概述 1．1 SOPC的概念 1．2 SOPC系统设计流程 1．2．1 SOPC Builder的设计流程 1．2．2 SOPC Builder的设计阶段 1．2．3 SOPC系统开发流程 1．3 SOPC系统开发环境 1．4 本书中的系统配置 第二章 SOPC系统构架 2． 1 系统模块框图 2． 2 Nios CPU 2．2．1 指令总线主端口 2．2．2 数据总线主端口 2．2．3 缓冲存储器 2．2．4 移位单元 2．2．5 乘法支持 2．2．6 中断支持 2．2．

  3. 所属分类：iOS

    • 发布日期：2010-03-24
    • 文件大小：5242880
    • 提供者：zhengmm1985

  1. 74LS系列集成块功能介绍

  2. 74LS系列集成块功能介绍 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09 2输入四与门(oc) 74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门 (oc

  3. 所属分类：其它

    • 发布日期：2010-03-29
    • 文件大小：14680064
    • 提供者：xue041480

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2010-04-15
    • 文件大小：340992
    • 提供者：monml

  1. SOPC系统设计入门教程

  2. 邵舒渊等编《SOPC系统设计入门教程》前言目录第一章 概述1．1 SOPC的概念1．2 SOPC系统设计流程1．2．1 SOPC Builder的设计流程1．2．2 SOPC Builder的设计阶段1．2．3 SOPC系统开发流程1．3 SOPC系统开发环境1．4 本书中的系统配置第二章 SOPC系统构架2． 1 系统模块框图2． 2 Nios CPU2．2．1 指令总线主端口2．2．2 数据总线主端口2．2．3 缓冲存储器2．2．4 移位单元2．2．5 乘法支持2．2．6 中断支持2．2．

  3. 所属分类：iOS

    • 发布日期：2007-12-28
    • 文件大小：6291456
    • 提供者：hxh820

  1. SOPC 系统设计入门教程

  2. SOPC ,系统设计入门教程 前言 目录 第一章 概述 1．1 SOPC 的概念 1．2 SOPC 系统设计流程 1．2．1 SOPC Builder 的设计流程 1．2．2 SOPC Builder 的设计阶段 1．2．3 SOPC 系统开发流程 1．3 SOPC 系统开发环境 1．4 本书中的系统配置 第二章 SOPC 系统构架 2． 1 系统模块框图 2． 2 Nios CPU 2．2．1 指令总线主端口 2．2．2 数据总线主端口 2．2．3 缓冲存储器 2．2．4 移位单元 2．2．

  3. 所属分类：iOS

    • 发布日期：2010-07-23
    • 文件大小：7340032
    • 提供者：y646635088

  1. 四位并行乘法器加法器

  2. 用VHDL语言编写的四位并行乘法器，四位并行加法器

  3. 所属分类：其它

    • 发布日期：2012-03-31
    • 文件大小：489
    • 提供者：linch8

  1. Verilog四位并行乘法器

  2. 4位并行乘法器的电路设计与仿真 1. 实现4位并行乘法器的电路设计; 2. 带异步清零端； 3. 输出为8位； 4. 单个门延迟设为5 ns。

  3. 所属分类：嵌入式

    • 发布日期：2012-05-11
    • 文件大小：68608
    • 提供者：lrn092466

  1. 数字元器件74系列各种器件简介

  2. 常用74系列功能介绍： 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K

  3. 所属分类：教育

    • 发布日期：2012-10-07
    • 文件大小：30408704
    • 提供者：zzsok

  1. DS_M0518_Series_SC_Rev1.00.pdf

  2. DS_M0518_Series_SC_Rev1.00NuMicroTMM0518规格书 nuvOTon 概述 特性 定时器控制器 概述 特性 发生器和捕捉时钟 概述 特性 基本 发生器和捕获定时器 概述 特性 看门定时狗 概述 特性 窗口看门狗定时器 概述 特性 接口控制器 概述 特性 总线控制器 概述 特征 串行外围设备接口 概述 特性 模拟数字转换 概述 特性 應用電路 电器特性 绝对最大额定值 NuMicroTMM0518规格书 nuvOTon 电气特性 电气特性 外部 高速晶振 外部

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：2097152
    • 提供者：weixin_38743968

  1. 可重构电子系统芯片级在线自主容错方法研究

  2. 可重构电子系统芯片固定型故障的传统容错设计往往采用集中式控制方法,存在测试时间长、硬件资源利用率低、对外部控制器依赖性高等问题。因此,设计了一种具有分布式自主容错能力的可重构细胞阵列,通过将细胞内部查找表输出与参考值进行比较的方式进行循环检测,并利用冗余存储单元对故障查找表进行修复。以四位并行乘法器为例进行仿真验证,实验结果表明,新型可重构阵列的自主容错设计方法,比现有设计的硬件开销小,修复时间短,容错能力强,且设计复杂度不受阵列规模影响。

  3. 所属分类：其它

    • 发布日期：2021-03-18
    • 文件大小：456704
    • 提供者：weixin_38750829
« 12 »