前言 　　随着超大规模集成电路和系统级芯片(SoC)的发展，集成电路的测试面临越来越多的困难，尤其在测试模式下的功耗大大高于工作模式时的问题已经引起了研究人员的重视。随着IC工作频率、集成度、复杂度的不断提高，IC的功耗也快速增长。以Intel处理器为例，其最大功耗大约每4年增加1倍。而随着制造工艺特征尺寸的降低，CMOS管的静态功耗急剧增加，并且呈指数增长趋势。由此带来了一系列的现实问题，因为过大的功耗会引起IC运行温度上升，导致半导体电路的运行参数漂移，影响IC的正常工作，降低了芯片的成品