注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 在FPGA上使用SystemVerilog实现12小时制时钟（可实现24小时制）

  2. 实现了一个时钟计数器。h、min、sec和pm的输出为12小时制，AM时，pm输出为0，PM时，pm输出为1。load和init_*等信号用于加载时钟状态。12小时制显式时，小时的范围为1~12。

  3. 所属分类：硬件开发

    • 发布日期：2020-06-16
    • 文件大小：68608
    • 提供者：yinyeyy