注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 在FPGA设计中考虑功耗

  2. 在FPGA设计中考虑功耗在FPGA设计中考虑功耗

  3. 所属分类：硬件开发

    • 发布日期：2009-10-13
    • 文件大小：834560
    • 提供者：voritud

  1. 基于单片机的数字实时时钟的设计

  2. 1.1　方案论证与比较 方案一：基于FPGA的系统总体设计方法。为了实现:(1)显示年、月、日、时、分、秒、星期，并且可以进行调整时间；(2)可以设定闹钟和整点报时的功能，数字时钟在总体上主要分为三大部分：输入人机界面部分、FPGA核心功能部分和输出界面部分，其系统设计框图如图1-1所示。 图1-1　基于FPGA的系统设计方框图 方案二：采用单片机技术来实现数字钟的功能。系统以AT89C51单片机为核心控制器件，它除了具备微机CPU的数值计算功能外，还具有灵活强大的控制功能，以便实时检测系统的

  3. 所属分类：硬件开发

    • 发布日期：2010-08-14
    • 文件大小：1048576
    • 提供者：ck379004298

  1. FPGA内全数字延时锁相环的设计

  2. 现场可编程门阵YSJ(FPGA)的发展已经有二十多年，从最初的1200门发展到了 目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、 消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟 偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟， 减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其 各自又分为数字设计和模拟设计。虽然用模拟的方法实

  3. 所属分类：硬件开发

    • 发布日期：2018-01-10
    • 文件大小：2097152
    • 提供者：drjiachen

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6291456
    • 提供者：smart_devil

  1. 使用SoC FPGA进行工业设计和电机控制

  2. 在工业系统中选择器件需要考虑多个因素，其中包括：性能、工程变更的成本、上市时间、人员的技能、重用现有IP/程序库的可能性、现场升级的成本，以及低功耗和低成本

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：191488
    • 提供者：weixin_38663193

  1. 基于SoC FPGA进行工业设计及电机控制

  2. 　在工业系统中选择器件需要考虑多个因素，其中包括：性能、工程变更的成本、上市时间、人员的技能、重用现有IP/程序库的可能性、现场升级的成本，以及低功耗和低成本。　工业市场的近期发展推动了对具有高集成度、高性能、低功耗FPGA器件的需求。设计人员更喜欢网络通信而不是点对点通信，这意味着可能需要额外的控制器用于通信，进而间接增加了BOM成本、电路板尺寸和相关NRE(一次性工程费用)成本。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：212992
    • 提供者：weixin_38530995

  1. 基于3 GS/s 12 bit ADCs的 高速串行接口控制层电路的设计与实现

  2. 高性能数据转换器是第五代移动通信基站系统的核心器件，其采样速率不低于3 GS/s、分辨率高于12 bit，因此高速串行接口取代传统接口电路成为必然趋势。基于JESD204B协议设计了一种应用于3 GS/s 12 bit ADCs的高速串行接口控制层电路。在保证高速传输的前提下，折中考虑功耗和资源，该电路在传输层采用预分频技术完成组帧；在数据链路层采用极性信息简化编码技术实现8 B/10 B编码。在Vivado 16.1环境下，采用Xilinx公司的ZC706 FPGA中PHY IP和JESD20

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：644096
    • 提供者：weixin_38658086

  1. EDA/PLD中的解析FPGA低功耗设计

  2. 在项目设计初期，基于硬件电源模块的设计考虑，对FPGA设计中的功耗估计是必不可少的。笔者经历过一个项目，整个系统的功耗达到了100w,而单片FPGA的功耗估计得到为20w左右，有点过高了，功耗过高则会造成发热量增大，温度高最常见的问题就是系统重启，另外对FPGA内部的时序也不利，导致可靠性下降。其它硬件电路的功耗是固定的，只有FPGA的功耗有优化的余地，因此硬件团队则极力要求笔者所在的FPGA团队尽量多做些低功耗设计。笔者项目经历尚浅，还是第一次正视功耗这码事儿，由于项目时间比较紧，而且xili

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：323584
    • 提供者：weixin_38726007

  1. 工业电子中的基于SoC FPGA进行工业设计及电机控制

  2. 引言 　　在工业系统中选择器件需要考虑多个因素，其中包括：性能、工程变更的成本、上市时间、人员的技能、重用现有IP/程序库的可能性、现场升级的成本，以及低功耗和低成本。 　　工业市场的近期发展推动了对具有高集成度、高性能、低功耗FPGA器件的需求。设计人员更喜欢网络通信而不是点对点通信，这意味着可能需要额外的控制器用于通信，进而间接增加了BOM成本、电路板尺寸和相关NRE（一次性工程费用）成本。 　　总体拥有成本用于分析和估计购置的寿命周期成本，它是所有与设计相关的直接和间接成本的扩展集，

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：230400
    • 提供者：weixin_38611230

  1. 电源技术中的FPGA电源设计适合并行工程吗？

  2. 如果设计师可以在开发过程早期就满足基于FPGA的设计，提出的功耗要求和约束条件，那么在系统的最终实现阶段就能形成极具竞争力的优势。然而，根据整个技术文献中这种自我暗示式的反复祷告，今天基于FPGA的系统中还有什么会使得完全遵循这个建议变得不切实际或过于困难呢？尽管能够使用各种开发工具，如专门针对FPGA项目开发的早期功耗预估器和功耗分析器，但对电源设计师来说，在设计过程早期就考虑最坏情况而不是最佳情况的电源系统是有好处的，因为在许多方面仍有太多的不确定性，比如在硬件设计完成和功耗可以测量之前，静

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：221184
    • 提供者：weixin_38554186

  1. 如何利用FPGA解决手持设备MPU的功耗问题 (1)

  2. FPGA的功能日益强大和丰富，而门数、面积和频率也在不断增加。FPGA的开发和周转时间要比定制ASIC短得多，可重复编程的额外优势使得FPGA成为手持嵌入式系统领域中颇具吸引力的解决方案。在基于ASIC或FPGA的设计中，设计人员必须认真考虑某些性能标准，他们面临的挑战主要体现在面积、速度和功耗方面。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：119808
    • 提供者：weixin_38562392

  1. 基于FPGA的嵌入式脉象采集仪硬件电路设计

  2. 脉诊作为中医最重要的一种诊断方式，具有模糊性、不确定性的特点，是近年来中医现代化研究中的热点。随着电子、计算机技术的快速进步，将嵌入式技术、FPGA技术、IP核技术结合在一起，融合电子技术、信号处理方法等学科知识，在中医基本理论的指导下，设计脉象诊断设备，构建一个灵活高效，可扩展性强，可靠性高，功耗低，可便携的脉象采集仪具有重要的现实意义和良好的市场前景。1仪器总体设计嵌入式脉象采集仪的前期设计目标是脉搏信号的采集、存储、显示、简单处理、通信等，后期要对所采集到的信号处理，得到脉象特征，对病人做

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：321536
    • 提供者：weixin_38661800

  1. 单片机与DSP中的数字信号处理FPGA的功耗

  2. FPGA的功耗可以说是一个关键的设计约束条件，特别是对于移动应用。因此在本例中推荐使用3.3V或更低电压级别的元器件。为了估算Altera元器件EPF10K70RC240 - 4的功耗，必须考虑3个方面的囚素，也就是： 　　（1）维持功耗：Istandby≈0.5mA 　　（2）I/O功耗II/O 　　（3）有效功耗Iactive 　　前两项是与设计无关的，而且CMOS技术中产生的维持功耗非常少。有效电流主要与时钟频率和使用的LE数目有关。Altera提供了如下估算实际功耗的经验公式：

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：47104
    • 提供者：weixin_38626192

  1. EDA/PLD中的基于FPGA的芯片设计及其应用

  2. 过去，半导体行业一直关注的两个目标是缩小体积和提高速率。近 40年来，对这些目标的追求促使行业发展符合摩尔定律，性能和电路密度每18个月翻倍。导致技术高速发展，蕴育了计算机革命、互联网革命以及现在的无线通信革命。但同时也为此付出了代价。一种代价是物理上的。工艺技术上的每一次进步都使得芯片晶体管的“关断”电流增加，也就是待机功耗在增加。另一代价是金钱。每一工艺节点的开发成本呈指数增加。 　　在芯片设计中FPGA的优势是节约成本 　　65nm和后续工艺节点上需要考虑的是合理的资金分配，而ASIC

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：88064
    • 提供者：weixin_38674992

  1. EDA/PLD中的如何在便携式应用中充分发挥FPGA的优势

  2. 为保持“连通和触控”，消费者越来越依赖其便携设备。这些设备包括智能手机、个人媒体播放机、数码照相机以及新出现的电子笔记本等。当今的手持设备有多项功用，基于最终应用，为实现这些功用对存储、特性和技术等方面都提出了挑战。 　　同时，便携式设计师面临更大的上市时间和成本压力，在对价格敏感的消费品市场，他们要竭尽所能奉献新特性并要与迅速发展的标准与时俱进。使问题更棘手的是，在提供全部这些特性的同时还要不牺牲电池寿命。 　　传统上，现场可编程门阵列(FPGA)被认为是使设计尽快上市的最佳载体。但基于功

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：189440
    • 提供者：weixin_38657290

  1. EDA/PLD中的赛灵思推出低功耗FPGA和CPLD解决方案

  2. 针对可编程器件设计中越来越严重的功率问题，为了满足客户不断增长的对电源管理的迫切需求，赛灵思公司展开了功率创新活动。该公司的所有开发计划都将电源管理作为设计准则来加以考虑，为客户提供全方位的电源解决方案，包括器件产品、设计工具和咨询服务等，力求保持低功耗技术的领先地位。　　赛灵思的电源管理技术包括：在电路设计中改变电路原理图；在架构上提供给用户可配置的降功耗/休眠模式；在器件结构中使用低速晶体管来“一次性”配置单元；在工艺上提供三个氧化层厚度选项来实现更低功耗单元的工艺选项；制造时调整工艺配置，

  3. 所属分类：其它

    • 发布日期：2020-11-21
    • 文件大小：59392
    • 提供者：weixin_38735541

  1. 赛灵思推出低功耗FPGA和CPLD解决方案

  2. 针对可编程器件设计中越来越严重的功率问题，为了满足客户不断增长的对电源管理的迫切需求，赛灵思公司展开了功率创新活动。该公司的所有开发计划都将电源管理作为设计准则来加以考虑，为客户提供全方位的电源解决方案，包括器件产品、设计工具和咨询服务等，力求保持低功耗技术的地位。　　赛灵思的电源管理技术包括：在电路设计中改变电路原理图；在架构上提供给用户可配置的降功耗/休眠模式；在器件结构中使用低速晶体管来“性”配置单元；在工艺上提供三个氧化层厚度选项来实现更低功耗单元的工艺选项；制造时调整工艺配置，实现低功

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：58368
    • 提供者：weixin_38630463

  1. 基于FPGA的芯片设计及其应用

  2. 过去，半导体行业一直关注的两个目标是缩小体积和提高速率。近 40年来，对这些目标的追求促使行业发展符合摩尔定律，性能和电路密度每18个月翻倍。导致技术高速发展，蕴育了计算机革命、互联网革命以及现在的无线通信革命。但同时也为此付出了代价。一种代价是物理上的。工艺技术上的每进步都使得芯片晶体管的“关断”电流增加，也就是待机功耗在增加。另一代价是金钱。每一工艺节点的开发成本呈指数增加。 　　在芯片设计中FPGA的优势是节约成本 　　65nm和后续工艺节点上需要考虑的是合理的资金分配，而ASIC设计

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：86016
    • 提供者：weixin_38550137

  1. 如何在便携式应用中充分发挥FPGA的优势

  2. 为保持“连通和触控”，消费者越来越依赖其便携设备。这些设备包括智能手机、个人媒体播放机、数码照相机以及新出现的电子笔记本等。当今的手持设备有多项功用，基于终应用，为实现这些功用对存储、特性和技术等方面都提出了挑战。 　　同时，便携式设计师面临更大的上市时间和成本压力，在对价格敏感的消费品市场，他们要竭尽所能奉献新特性并要与迅速发展的标准与时俱进。使问题更棘手的是，在提供全部这些特性的同时还要不牺牲电池寿命。 　　传统上，现场可编程门阵列(FPGA)被认为是使设计尽快上市的载体。但基于功耗和成

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：238592
    • 提供者：weixin_38704857

  1. 解析FPGA低功耗设计

  2. 在项目设计初期，基于硬件电源模块的设计考虑，对FPGA设计中的功耗估计是必不可少的。笔者经历过一个项目，整个系统的功耗达到了100w,而单片FPGA的功耗估计得到为20w左右，有点过高了，功耗过高则会造成发热量增大，温度高常见的问题就是系统重启，另外对FPGA内部的时序也不利，导致可靠性下降。其它硬件电路的功耗是固定的，只有FPGA的功耗有优化的余地，因此硬件团队则极力要求笔者所在的FPGA团队尽量多做些低功耗设计。笔者项目经历尚浅，还是次正视功耗这码事儿，由于项目时间比较紧，而且xilinx方

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：369664
    • 提供者：weixin_38747211
« 12 3 »