文章在分析SMS4原理的基础上提出了一种基于单轮循环结构的SMS4加密方案，通过复用单一的加密单元，经过32次循环迭代完成加密，大大减少了硬件资源的使用。该设计的开发平台是Altera公司的Quartus II 9.0，使用的FPGA（Field－Programmable Gate Array）开发板是Cyclone II EP2C8Q208C8。运行结果表明，SMS4加密芯片使用了5 268个逻辑单元和139 264位存储器资源，系统的时钟频率可以达到51.35 MHz，信息加/解密的峰值速度
