基于子项空间共享技术，利用硬件描述语言编程，在FPGA上对FIR数字滤波器进行了实现。该设计将常系数乘法模块用加法和移位操作来实现，并利用子项共享有效地减少加法器个数。综合结果表明，所提方法可以有效节省硬件资源，降低实现成本，适用于低功耗数字系统设计。

基于子项空间共享技术，利用硬件描述语言编程，在FPGA上对FIR数字滤波器进行了实现。该设计将常系数乘法模块用加法和移位操作来实现，并利用子项共享有效地减少加法器个数。综合结果表明，所提方法可以有效节省硬件资源，降低实现成本，适用于低功耗数字系统设计。