本文以对一个目标板所作的测试工作为例，探讨了在把边界扫描机制引入电路设计的前提下，如何增加板级互连的故障诊断覆盖率。

随着超大规模集成电路（VLSI）、表面安装器件（SMD）、多层印制电路板（MPCB）等技术的发展，使得统一测控系统综合基带印制电路板上电路节点的物理可访问性正逐步恶化，电路和系统的可测试性急剧下降，常规测试面临挑战。通过研究VLSI芯片资料表明，大多数VLSI芯片都带边界扫描结构，如果将边界扫描技术应用到板级测试中，无疑将对电路板的连接故障和器件失效的准确诊断起到非常重要的作用。边界扫描测试主控系统是实现这一技术必不可少的硬件系统。从JTAG（Joint Test Action Group）提出

随着支持IEEE1149.1标准的边界扫描芯片的广泛应用，传统的电路板测试方法如使用万用表、示波器"探针"，已不能满足板级测试的需求，相反一种基于板级测试的边界扫描技术得到了迅速发展。对边界扫描测试技术的原理进行了剖析，根据边界扫描测试系统的使用规则对板级测试方法进行了分析、提出了整体测试流程，最后在通用测试的基础上进行了二次开发，提出了提高电路板测试覆盖率的方法。