注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的数字秒表设计

  2. 本科生毕业论文(设计)开题报告书 题 目： 基于FPGA的数字秒表设计 学生姓名： *********** 学 号： ********** 专业班级： 自动化******班 指导老师： ************ 2010年 3 月 20 日 论文（设计）题目 ISP技术及其应用研究 课题目的、意义及相关研究动态： 课题设计的主要目的：运用所学的数字电子技术的基本知识和数字电子电路的设计方法，将数字电子技术的基础知识与EDA技术有机地联系起来，EDA电子仿真软件的仿真功能强大，具有完备的文件库，

  3. 所属分类：嵌入式

    • 发布日期：2010-06-16
    • 文件大小：747520
    • 提供者：sanpao2010

  1. 华清远见FPGACPLD入门视频教程入门到精通零基础视频.txt

  2. 简介: FPGA技术经过20多年的发展，现在已经被应用到各个领域，并且正在逐渐成为越来越多领先技术的系统级解决方案。为了帮助从事或者即将从事FPGA设计的工程师尽快的了解FPGA技术，掌握设计的方法和手段，华清远见针对FPGA的初学者设计了这个视频教程。通过对FPGA技术的阐述，分析典型器件的特点，教授FPGA设计的常用方法及开发的基本流程，并通过简明合理的实验，帮助学员掌握相关设计工具的使用方法及FPGA硬件平台的常用调试手段。 本课程将对FPGA的相关基础概念、工艺特点、FPGA基本结构及

  3. 所属分类：专业指导

    • 发布日期：2019-05-25
    • 文件大小：114
    • 提供者：drjiachen

  1. 基于高速FPGA的PCB 设计技术

  2. 如果高速PCB 设计能够像连接原理图节点那样简单，以及像在计算机显示器上所看到的那样优美的话，那将是一件多么美好的事情。然而，除非设计师初入PCB 设计，或者是极度的幸运，实际的PCB 设计通常不像他们所从事的电路设计那样轻松。

  3. 所属分类：其它

    • 发布日期：2020-08-18
    • 文件大小：196608
    • 提供者：weixin_38526914

  1. 基于专用数字上变频器的中频调制器

  2. 采用内核速率较高的专用调制芯片，使高速信号的产生、处理、控制、传输过程被封闭在单一芯片内完成，回避了由FPGA产生高速数据流带来的技术困难，以及PCB设计的复杂化。ADI公司针对通信市场设计的高速数字上变频器AD9957是实现高速数字调制的具有普遍适应性的一款高性能芯片。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：310272
    • 提供者：weixin_38601446

  1. 基于FPGA的时统模块可靠性设计

  2. 本文详细介绍了作战系统时间统一同步的可靠性设计，从EMC设计、高速电路PCB设计、FPGA逻辑编程设计等几个方面介绍了时统接收处理模块的抗干扰设计及其实现方法，并用仿真技术进行仿真，从而将时统系统可能受到的干扰减到最低，提高了整个作战系统的可靠性。文中的时统模块已经应用于实际的作战系统中，效果良好。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：219136
    • 提供者：weixin_38636461

  1. 基于FPGA的时统模块可靠性设计[图]

  2. 文章从FPGA逻辑编程设计技术、EMC技术、高速电路PCB设计技术等几个方面介绍了时统接收处理模块的抗干扰设计及其实现方法，实现了同步脉冲的提取、对时功能、自守时、脉宽调制等功能，提高了同步精度和抗干扰性。解决了传统时统模块定时精度不高、设置固定只能满足单一需求等问题。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：223232
    • 提供者：weixin_38627603

  1. PCB技术中的基于高速 FPGA 的 PCB 设计技术

  2. 如果高速PCB设计能够像连接原理图节点那样简单，以及像在计算机显示器上所看到的那样优美的话，那将是一件多么美好的事情。然而，除非设计师初入PCB设计，或者是极度的幸运，实际的PCB设计通常不像他们所从事的电路设计那样轻松。深圳捷多邦科技有限公司作为PCB打样行业的一匹黑马，始终走在PCB打样行业的前列。捷多邦的高级工程师在谈到这样一个问题时说到，在设计最终能够正常工作、有人对性能作出肯定之前，PCB设计师都面临着许多新的挑战。这正是目前高速PCB设计的现状--设计规则和设计指南不断发展，如果幸运

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：116736
    • 提供者：weixin_38724106

  1. 基于FPGA的NoC硬件系统设计

  2. 设计了基于FPGA的片上网络系统硬件平台。系统由大容量的FPGA、存储器、高速A/D与D/A、通信接口和一个扩展的ARM９系统组成。完成了集高速数字信号处理、视频编解码和网络传输功能与一体的多核系统设计。针对典型的3×3 2D Mesh结构的NoC系统应用进行了探讨，阐述了NoC系统设计过程中的关键技术，并使用SigXplorer软件对系统的信号完整性解决方案进行了PCB的反射与串扰仿真。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：191488
    • 提供者：weixin_38684892

  1. 基于FPGA的NoC硬件系统设计

  2. 设计了基于FPGA的片上网络系统硬件平台。系统由大容量的FPGA、存储器、高速A/D与D/A、通信接口和一个扩展的ARM９系统组成。完成了集高速数字信号处理、视频编解码和网络传输功能与一体的多核系统设计。针对典型的3×3 2D Mesh结构的NoC系统应用进行了探讨，阐述了NoC系统设计过程中的关键技术，并使用SigXplorer软件对系统的信号完整性解决方案进行了PCB的反射与串扰仿真。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：310272
    • 提供者：weixin_38679233

  1. 高分辨率高速CMOS相机的硬件设计_余臣.caj

  2. 基于CMOS传感器对高分辨率高速相机做的一个研究和尝试,为后期其它相关研究提供一定的基础.本文的主要工作有: 1,高分辨率高速CMOS相机系统的方案制定,通过对采集,控制,存储和传输等相机关键技术的分析以及具体器件类型的对比,确定了CMOS+FPGA+DDR2 SDRAM+Camera Link的系统设计方案; 2,相机系统硬件平台的搭建,详细描述了系统各模块的电路设计,包括高速CMOS图像采集模块设计,FPGA控制模块设计,DDR2帧缓存模块设计和Camera Link接口模块设计,并在分析高

  3. 所属分类：电信

    • 发布日期：2020-11-23
    • 文件大小：2097152
    • 提供者：sinat_17108685

  1. PCB技术中的基于高速FPGA的PCB设计技术

  2. 如果高速PCB设计能够像连接原理图节点那样简单，以及像在计算机显示器上所看到的那样优美的话，那将是一件多么美好的事情。然而，除非设计师初入PCB设计，或者是极度的幸运，实际的PCB设计通常不像他们所从事的电路设计那样轻松。在设计最终能够正常工作、有人对性能作出肯定之前，PCB设计师都面临着许多新的挑战。这正是目前高速PCB设计的现状--设计规则和设计指南不断发展，如果幸运的话，它们会形成一个成功的解决方案。 　　绝大多数PCB是精通PCB器件的工作原理和相互影响以及构成电路板输入和输出的

  3. 所属分类：其它

    • 发布日期：2020-11-20
    • 文件大小：115712
    • 提供者：weixin_38617602

  1. EDA/PLD中的基于FPGA系统易测试性的研究

  2. 引 言 　　现代科技对系统的可靠性提出了更高的要求，而FPGA技术在电子系统中应用已经非常广泛，因此FPGA易测试性就变得很重要。要获得的FPGA内部信号十分有限、FPGA封装和印刷电路板(PCB)电气噪声，这一切使得设计调试和检验变成设计中最困难的一个流程。另一方面，当前几乎所有的像CPU、DSP、ASIC等高速芯片的总线，除了提供高速并行总线接口外，正迅速向高速串行接口的方向发展，FPGA也不例外。每一条物理链路的速度从600 Mbps到10 Gbps，高速I／O的测试和验证更成为传统专

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：153600
    • 提供者：weixin_38502722

  1. EDA/PLD中的基于FPGA的SoftSerdes设计与实现

  2. 0引言       在高速源同步应用中，时钟数据恢复是基本的方法。最普遍的时钟恢复方法是利用数字时钟模块(DCM、)产生的多相位时钟对输入的数据进行过采样。但是由于DCM的固有抖动，在频率很高时，利用DCM作为一种数据恢复的方法并不一定合适。DCM的这种附加抖动会引起数据有效窗口的相应减小，这样就会限制高速电路的性能。常用的串行I／O技术需要时钟数据恢复(CDR)技术，而CDR技术需要模拟的PLL，其局限性是低噪声容限、高功率损耗及严格的PCB布局布线要求。基于对上述缺点的考虑，本文介绍了一

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：87040
    • 提供者：weixin_38699726

  1. 基于高速FPGA的PCB设计技术

  2. 如果高速PCB设计能够像连接原理图节点那样简单，以及像在计算机显示器上所看到的那样优美的话，那将是一件多么美好的事情。然而，除非设计师初入PCB设计，或者是极度的幸运，实际的PCB设计通常不像他们所从事的电路设计那样轻松。在设计终能够正常工作、有人对性能作出肯定之前，PCB设计师都面临着许多新的挑战。这正是目前高速PCB设计的现状--设计规则和设计指南不断发展，如果幸运的话，它们会形成一个成功的解决方案。 　　绝大多数PCB是精通PCB器件的工作原理和相互影响以及构成电路板输入和输出的各

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：113664
    • 提供者：weixin_38560502

  1. 基于高速 FPGA 的 PCB 设计技术

  2. 如果高速PCB设计能够像连接原理图节点那样简单，以及像在计算机显示器上所看到的那样优美的话，那将是一件多么美好的事情。然而，除非设计师初入PCB设计，或者是极度的幸运，实际的PCB设计通常不像他们所从事的电路设计那样轻松。深圳捷多邦科技有限公司作为PCB打样行业的一匹黑马，始终走在PCB打样行业的前列。捷多邦的工程师在谈到这样一个问题时说到，在设计终能够正常工作、有人对性能作出肯定之前，PCB设计师都面临着许多新的挑战。这正是目前高速PCB设计的现状--设计规则和设计指南不断发展，如果幸运的话，

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：114688
    • 提供者：weixin_38743602

  1. 基于FPGA的SoftSerdes设计与实现

  2. 0引言       在高速源同步应用中，时钟数据恢复是基本的方法。普遍的时钟恢复方法是利用数字时钟模块(DCM、)产生的多相位时钟对输入的数据进行过采样。但是由于DCM的固有抖动，在频率很高时，利用DCM作为一种数据恢复的方法并不一定合适。DCM的这种附加抖动会引起数据有效窗口的相应减小，这样就会限制高速电路的性能。常用的串行I／O技术需要时钟数据恢复(CDR)技术，而CDR技术需要模拟的PLL，其局限性是低噪声容限、高功率损耗及严格的PCB布局布线要求。基于对上述缺点的考虑，本文介绍了一种

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：86016
    • 提供者：weixin_38748555

  1. 基于FPGA系统易测试性的研究

  2. 引 言 　　现代科技对系统的可靠性提出了更高的要求，而FPGA技术在电子系统中应用已经非常广泛，因此FPGA易测试性就变得很重要。要获得的FPGA内部信号十分有限、FPGA封装和印刷电路板(PCB)电气噪声，这一切使得设计调试和检验变成设计中困难的一个流程。另一方面，当前几乎所有的像CPU、DSP、ASIC等高速芯片的总线，除了提供高速并行总线接口外，正迅速向高速串行接口的方向发展，FPGA也不例外。每一条物理链路的速度从600 Mbps到10 Gbps，高速I／O的测试和验证更成为传统专注

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：171008
    • 提供者：weixin_38527987