基于3GHz CMOS低噪声放大器优化设计、电子技术,开发板制作交流

摘  要： 基于0.18 μm CMOS工艺，采用共源共栅源极负反馈结构，设计了一种3 GHz低噪声放大器电路。从阻抗匹配及噪声优化的角度分析了电路的性能，提出了相应的优化设计方法。仿真结果表明，该放大器具有良好的性能指标，功率增益为23.4 dB，反向传输系数为-25.9 dB，噪声系数为1.1 dB，1dB压缩点为﹣13.05 dBm。 　　1 引 言 　　现代无线通信技术不断地朝着低成本、便携式的方向发展，使得基于CMOS工艺的射频集成电路成为近年来的研究热点。在射频接收机的设计中，要