摘要：根据CMMB中LDPC码校验矩阵的结构特点，提出了一种部分并行译码结构的实现方法，并在XILINX的VirtexIV的XC4VLX80型FPGA上实现了这种结构。该设计充分利用了LDPC校验矩阵的规律，采用了一种适当的硬件结构和独特

根据CMMB中LDPC码校验矩阵的结构特点，提出了一种部分并行译码结构的实现方法，并在XILINX的VirtexIV的XC4VLX80型FPGA上实现了这种结构。该设计充分利用了LDPC校验矩阵的规律

摘要： 根据CMMB中LDPC 码校验矩阵的结构特点， 提出了一种部分并行译码结构的实现方法， 并在XILINX的VirtexIV的XC4VLX80型FPGA上实现了这种结构。该设计充分利用了LDPC校验矩阵的规律， 采用了一种适当的硬件结构和独特的存储器调用控制策略， 故可在保证高性能和较大吞吐率的情况下， 以较少的硬件资源实现两种码率的复用。 　　0 引言 　　低密度奇偶校验(Low Density Parity Check，LDPC) 码是由Gallager博士在1962年首次提出来的