设计是以信道的编解码的思想，实现信道的编解过程，通过用VHDL语言对Altera公司生产的可编程逻辑器件CPLD进行编程，从而实现HDB3码编解码过程，同时也可采用原理图的形式用CPLD实现卷积码编解码器。通过本次设计，实现了信道的编解码，从而了解信道的编解码过程。

通过对可编程逻辑器件CPLD用VHDL语言进行编程，实现编码译码过程，本设计采用HDB3码对可编成逻辑器件进行编程。