注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于EDA技术设计4位十进制数字频率计的系统方案

  2. 基于EDA技术设计4位十进制数字频率计的系统方案基于EDA技术设计4位十进制数字频率计的系统方案

  3. 所属分类：专业指导

    • 发布日期：2009-10-08
    • 文件大小：144384
    • 提供者：yuhai9269

  1. 基于EDA技术的数字频率计设计

  2. 本文详细阐述了利用VHDL硬件描述语言设计，并在EDA工具的帮助下，用CPLD实现数字频率计的设计方法和实现步骤。其最大显示量程为10MHz，且具有实现自动量程切换功能，显示采用动态扫描方式。除放大整形电路和数码管显示外，其他模块在一块CPLD芯片上，与其他方法做成的频率计相比，具有体积小，可靠性高，灵活性强等特点。

  3. 所属分类：嵌入式

    • 发布日期：2009-10-31
    • 文件大小：1048576
    • 提供者：pqopqo

  1. 基于EDA技术的数字频率计设计

  2. 基于EDA技术的数字频率计设计，有VHDL代码，及仿真图

  3. 所属分类：嵌入式

    • 发布日期：2009-11-30
    • 文件大小：436224
    • 提供者：c639915337

  1. 基于FPGA的数字频率计设计

  2. 数字频率计的设计，本文主要讲述了如何实现数字频率计采用EDA技术用VHDL编程实现，包括源代码和实验结果截图，很详细

  3. 所属分类：硬件开发

  1. 基于555定时器电路的多功能数字频率计的设计 数字频率计分频电路的设计 基于EDA技术设计数字频率计

  2. 基于555定时器电路的多功能数字频率计的设计 该资源可用于数字电路设计的参考

  3. 所属分类：专业指导

    • 发布日期：2010-05-05
    • 文件大小：291840
    • 提供者：jinyw8326278

  1. 基于EDA、单片机的多功能频率测频计设计

  2. （课程设计，参考资料）近年,在现代电子系统设计领域中,电子设计自动化已成为重要的设计手段。搭电路,逻辑功能的调试可被EDA中的仿真取代。这样做即可节省时间又能避免不必要的损失。数字频率计的设计,其功能是实现信号的频率、周期、占空比以及脉宽等指标的测量。本设计用到了数字系统设计理论、单片机理论、电子技术等方面的知识。基于测频原理的频率计的测量精度将随被测信号频率的降低而下降，在实习应用中局限性大，而等精度频率计不但有较高测量精度，且在整个频域内能保持测量精度恒定。具有外围电路简单,程序修改灵活和

  3. 所属分类：嵌入式

    • 发布日期：2011-03-23
    • 文件大小：329728
    • 提供者：guanyunc

  1. 基于VHDL的数字频率计的设计

  2. 本设计采用EDA技术，利用测频法的原理和VHDL语言，采用自顶向下的设计方法，实现了1Hz～10kHz测量范围的四位十进制的数字频率计，并在MAX+PLUSⅡ软件平台下对设计项目进行的了编译和时序仿真。

  3. 所属分类：硬件开发

    • 发布日期：2011-04-22
    • 文件大小：218112
    • 提供者：cy601987107

  1. 基于FPGA的4位数频率计设计

  2. 基于FEPGA的四位频率计，【摘要】: 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种，其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法。如周期测频法。直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。本文阐述了基

  3. 所属分类：项目管理

    • 发布日期：2012-06-04
    • 文件大小：245760
    • 提供者：qqyu1122

  1. 基于EDA的数字频率计系统设计

  2. 基于EDA的数字频率计系统设计 摘 要：本课题设计了一种具有多种功能和多种测量精度的数字频率计系统，采用VHDL硬件描述语言编程，并用FPGA实现。本设计选择以FPGA集成芯片为核心器件，以触发器和计数器为核心，由信号输入、放大、整形、计数、数据处理和数据显示等功能模块组成。因此，本课题的研究结合了FPGA控制、七段数码管字符显示和波形的整形放大等相关知识。设计平台为Altera公司的Quartus II 8.0软件，采用Altera公司的Cyclone系列FPGA实现。 本文详细介绍了数字频

  3. 所属分类：嵌入式

    • 发布日期：2012-08-06
    • 文件大小：1048576
    • 提供者：liupingtoday

  1. 基于VHDL语言的数字频率计的设计与仿真

  2. EDA技术中期作业，自己做的，基于VHDL语言的数字频率计的设计与仿真报告，报告内有源代码及仿真截图，经仿真完全实现了功能。供大家学习及参考。

  3. 所属分类：其它

    • 发布日期：2012-12-01
    • 文件大小：549888
    • 提供者：fanfandaren

  1. 基于EDA技术设计4位十进制数字频率计的系统方案

  2. 适用于EDA方面的课程设计，做的比较差，有什么不明白的提问，希望对你有用

  3. 所属分类：专业指导

    • 发布日期：2013-04-24
    • 文件大小：513024
    • 提供者：alkq1989

  1. EDA课程设计期末大作业——基于FPGA的数字频率计设计.rar

  2. 《基于FPGA的数字频率计设计》 本科时候的EDA课程期末大作业，内含完整报告，代码，PCB和原理图，压缩包是我完整提交给老师的部分。 *利用QuartusII开发软件，使用Verilog 程序编写。 频率计的核心测频模块采用了基于 FPGA 大规模可编程逻辑器件的 EDA 设计技术，依据自上而下的设计方法，将测频模块按照实现功能的不同划分成了多个子模块，用 Verilog 程序实现了每个子模块的功能，最后通过顶层设计文件中的元件例化语句将各个模块连接起来形成了测频模块的完整 Verilog

  3. 所属分类：专业指导

    • 发布日期：2020-06-05
    • 文件大小：29360128
    • 提供者：qq_34008220

  1. 基于EDA技术的数字频率计的设计

  2. 本文采用EDA设计方法,把数字频率计系统组建分解成若干个功能模块进行设计描述,选用Altera公司生产的FPGA产品FLEX10K系列的 EPF10K10LC84-4芯片,下载适配后,便可以在数码管上显示出待测频率的数值。实验证明,其软件设计思想清晰,硬件电路简单,具有一定的实用性。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：65536
    • 提供者：weixin_38718307

  1. 基于EDA技术设计数字频率计

  2. 现代EDA技术的基本特征是采用高级语言描述，具有系统级仿真和综合能力.而VHDL语言有强大的行为描述能力和多层次的仿真模拟，程序结构规范，设计效率较高，利用VHDL语言和CPLD器件设计数字频率计，具有硬件电路简捷，体积小，设计灵活，性能稳定的优点。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：242688
    • 提供者：weixin_38621553

  1. 电子测量中的基于VHDL语言的数字频率计的设计方案

  2. 摘要：本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。 　　1.引言 　　数字频率计是通讯设备、计算机、电子产品等生产领域不可缺少的测量仪器。由于硬件设计的器件增加，使设计更加复杂

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：553984
    • 提供者：weixin_38640985

  1. EDA/PLD中的基于EDA技术的数字频率计的设计

  2. 0 引 言 　　EDA技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，最终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得EDA技术得以快速发展和广泛应用。 　　本文以Max+PlusⅡ软件为设计平台，采用VHDL语言实现数字频率计的整体设计。 　　1 工作原理 　　众所周知，频率信号易于传输，抗干扰性强，可以获得较

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：292864
    • 提供者：weixin_38608189

  1. EDA/PLD中的EDA典型单元电路的分频电路的设计

  2. 在基于EDA技术的数字电路系统设计中，分频电路应用得十分广泛，常常使用分频电路来得到数字系统中各种不同频率的控制信号。所谓分频电路，就是将一个给定的频率较高的数字输入信号，经过适当的处理后，产生一个或数个频率较低的数字输出信号。分频电路本质上是加法计数器的变种，其计数值由分频常数N=fin/fout决定，其输出不是一般计数器的计数结果，而是根据分频常数对输出信号的高、低电平进行控制。 　　【例1】设计一个将1 kHz的方波信号变为正、负周不等的50 Hz信号的分频电路的VHDL程序，并使用MA

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：546816
    • 提供者：weixin_38564718

  1. 基于VHDL语言的数字频率计的设计方案

  2. 摘要：本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。 　　1.引言 　　数字频率计是通讯设备、计算机、电子产品等生产领域不可缺少的测量仪器。由于硬件设计的器件增加，使设计更加复杂

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：546816
    • 提供者：weixin_38682054

  1. EDA典型单元电路的分频电路的设计

  2. 在基于EDA技术的数字电路系统设计中，分频电路应用得十分广泛，常常使用分频电路来得到数字系统中各种不同频率的控制信号。所谓分频电路，就是将一个给定的频率较高的数字输入信号，经过适当的处理后，产生一个或数个频率较低的数字输出信号。分频电路本质上是加法计数器的变种，其计数值由分频常数N=fin/fout决定，其输出不是一般计数器的计数结果，而是根据分频常数对输出信号的高、低电平进行控制。 　　【例1】设计一个将1 kHz的方波信号变为正、负周不等的50 Hz信号的分频电路的VHDL程序，并使用MA

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：714752
    • 提供者：weixin_38501206

  1. 基于EDA技术的数字频率计的设计

  2. 0 引 言 　　EDA技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得EDA技术得以快速发展和广泛应用。 　　本文以Max+PlusⅡ软件为设计平台，采用VHDL语言实现数字频率计的整体设计。 　　1 工作原理 　　众所周知，频率信号易于传输，抗干扰性强，可以获得较好

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：414720
    • 提供者：weixin_38673909
« 12 »