注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 串行分布式算法实现的16阶FIR滤波器源程序

  2. 这是基于FPGA的用Verilog编写的16阶分布式算法实现的FIR滤波器，很好用分布式算法应用到FIR滤波器的设计。

  3. 所属分类：其它

    • 发布日期：2010-06-03
    • 文件大小：215040
    • 提供者：ccpai

  1. 基于FPGA分布式算法FIR滤波器verilog代码

  2. （本人 小论文 代码，通过验证） 本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理，并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗，用流水线技术提高运算速度，采用分割查找表方法减小存储规模，并在Matlab和Modelsim仿真平台得到验证。 为了节省FPGA逻辑资源、提高系统速度，设计中引入了分布式算法实现有限脉冲响应滤波器(Finite Impulse Response, FIR)。由于FIR滤波器在实现上主要是完成乘累加MAC的功

  3. 所属分类：硬件开发

    • 发布日期：2013-05-08
    • 文件大小：6144
    • 提供者：u010610188

  1. 基于FPGA的FIR滤波器设计与实现

  2. 文章研究基于 FPGA、采用分布式算法实现 F IR滤波器的原理和方法 ,用 D SP B uilder设计了 一个 4阶 F IR滤波器 ,并用 Q uartusII进行硬件仿真 ,仿真结果表明设计 F IR滤波器的正确性 。 同时使用 IP Co re开发基于 FPGA 的 F IR数字滤波器 ,利用 现有 的 IP Co re在 FPGA器件上实现滤波器设计

  3. 所属分类：电信

    • 发布日期：2015-09-01
    • 文件大小：1048576
    • 提供者：xiaohouye

  1. 基于改进DA算法和流水线技术的FIR数字滤波器设计

  2. 提出了一种改进的分布式算法和一种具有流水线结构的加法树乘法器,设计了一种在FPGA上实现的FIR数字滤波器。介绍了改进的DA算法,对采用FPGA实现直接型结构移位相加乘法器FIR滤波器和改进DA算法的高速FIR滤波器的性能进行了比较。用VHDL在Quartus II平台上进行了仿真,给出了实现高效滤波功能的设计结果及不同算法的资源占用比较。

  3. 所属分类：其它

    • 发布日期：2020-07-05
    • 文件大小：545792
    • 提供者：weixin_38725426

  1. 基于FPGA流水线分布式算法的FIR滤波器的实现

  2. 提出了一种采用现场可编码门阵列器件（FPGA）并利用窗函数法实现线性FIR数字滤波器的设计方案，并以一个十六阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。对于在FPGA中实现FIR滤波器的关键——乘加运算，给出了将乘加运算转化为查找表的分布式算法。设计的电路通过软件进行了验证并进行了硬件仿真，结果表明：电路工作正确可靠，能满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：354304
    • 提供者：weixin_38624746

  1. 基于FPGA分布式算法的低通FIR滤波器的设计与实现

  2. 本文利用了丰富的存储器资源进行查找表运算，设计了一种基于分布式算法低通FIR滤波器;利用线性相位FIR滤波器的对称性减小了硬件规模;利用分割查找表的方法减小了存储空间;采用并行分布式算法结构和流水线技术提高了滤波器的速度，在FPGA上实现了该滤波器。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：218112
    • 提供者：weixin_38637884

  1. 基于FPGA的FIR滤波器设计与实现

  2. 采用并行分布式算法和MAC算法给出了FIR滤波器的FPGA实现。以32阶FIR滤波器的设计为例，采用Altera公司Cyclone II系列的EP2C35F672C8 FPGA作为硬件平台，通过Modelsim、Quartus II、MATLAB软件平台对设计进行了联合仿真测试分析及验证。结果显示，该设计达到了指标要求，功能正确，资源占用及处理速度均得到了优化。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：307200
    • 提供者：weixin_38675969

  1. 基于FPGA的FIR数字滤波器设计与仿真

  2. 采用改进并行分布式算法设计了一种16抽头FIR数字低通滤波器，首先用Matlab工具箱中的FDATool设计滤波器系数，然后使用硬件描述语言Verilog HDL和原理图，实现了子模块和系统模块设计，在Matlab与QuartusII中对系统模块进行联合仿真。仿真结果表明，设计系统性能稳定，滤波效果良好，且实用性较强。

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：274432
    • 提供者：weixin_38645379

  1. 基于FPGA分布式算法FIR滤波器verilog代码

  2. （本人 小论文 代码，通过验证） 本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理，并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗，用流水线技术提高运算速度，采用分割查找表方法减小存储规模，并在Matlab和Modelsim仿真平台得到验证。 为了节省FPGA逻辑资源、提高系统速度，设计中引入了分布式算法实现有限脉冲响应滤波器(Finite Impulse Response, FIR)。由于FIR滤波器在实现上

  3. 所属分类：硬件开发

    • 发布日期：2020-10-04
    • 文件大小：6144
    • 提供者：andy817425

  1. DSP中的基于分布式算法的低通FIR滤波器设计和实现

  2. 0 引言 　　传统数字滤波器硬件的实现主要采用专用集成电路（ASIC）和数字信号处理器（DSP）来实现。FPGA内部的功能块中采用了SRAM的查找表（lo-ok up table，LUT）结构，这种结构特别适用于并行处理结构，相对于传统方法来说，其并行度和扩展性都很好，它逐渐成为构造可编程高性能算法结构的新选择。 　　分布式算法是一种适合FPGA设计的乘加运算，由于FPGA中硬件乘法器资源有限，直接应运乘法会消耗大量的资源。本文利用了丰富的存储器资源进行查找表运算，设计了一种基于分布式算法低通F

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：234496
    • 提供者：weixin_38579899

  1. 基于FPGA的高效FIR滤波器设计与实现

  2. 给出了一种基于FPGA的数字滤波器的设计方法。该方法先通过MATLAB设计出一个具有具体指标的FIR滤波器， 再对滤波器系数进行处理， 使之便于在FPGA中实现， 然后采用基于分布式算法和CSD编码的滤波器结构进行设计， 从而避免了乘法运算， 节约了硬件资源，其流水线的设计方式也提高了运行速度。Matlab和Modelsim仿真表明， 该设计功能正确， 能实现快速滤波。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：452608
    • 提供者：weixin_38747906

  1. 基于FPGA 的32阶FIR滤波器设计

  2. 研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案；讨论了窗函数的选择、滤波器的结构以及系数量化问题；阐述了FIR滤波器的FPGA实现，各模块的设计以及如何优化硬件资源，提高运行速度等问题。实验结果表明了该方法的有效性。 　　随着软件无线电的发展，对于滤波器的处理速度要求越来越高。传统的FIR滤波器一般采用通用DSP处理器，但是DSP处理器采用的是串行运算，而FPGA是现场可编程阵列，可以实现专用集成电路，另外还可以采用纯并行结构及考虑流水线结构，因此在处理速度上可以明显高于DSP处理

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：869376
    • 提供者：weixin_38662327

  1. 基于FPGA的脉冲压缩仿真与实现

  2. 通过仿真分析脉冲压缩过程和调试验验证整个设计．可看出利用基于分布式算法能够大大减少数字脉冲压缩的运算量，提高脉冲压缩效率。由于匹配滤波器的系数是以中心，点对称的，所以可采用线性相位FIR滤波器在FPGA中的实现算法，这样同等性能的滤波器设计可减小一半的硬件规l模。同时，还可通过分时复用嵌入式乘法器来实现卷积，这样就会节省更多的逻辑单元，并且有能力实现更多功能。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：442368
    • 提供者：weixin_38748769

  1. 基于分布式算法的低通FIR滤波器

  2. 分布式算法是一种适合FPGA设计的乘加运算，由于FPGA中硬件乘法器资源有限，直接应运乘法会消耗大量的资源。本文利用了丰富的存储器资源进行查找表运算，设计了一种基于分布式算法低通FIR滤波器;利用线性相位FIR滤波器的对称性减小了硬件规模;利用分割查找表的方法减小了存储空间;采用并行分布式算法结构和流水线技术提高了滤波器的速度，在FPGA上实现了该滤波器。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：301056
    • 提供者：weixin_38687648

  1. 基于FPGA的分布式算法FIR滤波器设计

  2. FIR(finite impulse response)滤波器是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位冲激响应是有限的，没有输入到输出的反馈，是稳定的系统。因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：241664
    • 提供者：weixin_38590738

  1. 基于FPGA的FIR滤波器设计与实现

  2. 采用并行分布式算法和MAC算法给出了FIR滤波器的FPGA实现。以32阶FIR滤波器的设计为例，采用Altera公司Cyclone II系列的EP2C35F672C8 FPGA作为硬件平台，通过Modelsim、Quartus II、MATLAB软件平台对设计进行了联合仿真测试分析及验证。结果显示，该设计达到了指标要求，功能正确，资源占用及处理速度均得到了优化。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：308224
    • 提供者：weixin_38697808

  1. 单片机与DSP中的基于FPGA的高效FIR滤波器设计与实现

  2. 摘要： 给出了一种基于FPGA的数字滤波器的设计方法。该方法先通过MATLAB设计出一个具有具体指标的FIR滤波器， 再对滤波器系数进行处理， 使之便于在FPGA中实现， 然后采用基于分布式算法和CSD编码的滤波器结构进行设计， 从而避免了乘法运算， 节约了硬件资源，其流水线的设计方式也提高了运行速度。Matlab和Modelsim仿真表明， 该设计功能正确， 能实现快速滤波。 　　0 引言 　　数字滤波器在语音与图像处理、模式识别、雷达信号处理、频谱分析等应用中都具有重要作用。它能避免模拟

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：449536
    • 提供者：weixin_38563176

  1. 单片机与DSP中的基于FPGA流水线分布式算法的FIR滤波器的实现

  2. 摘要：提出了一种采用现场可编码门阵列器件（FPGA）并利用窗函数法实现线性FIR数字滤波器的设计方案，并以一个十六阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。对于在FPGA中实现FIR滤波器的关键——乘加运算，给出了将乘加运算转化为查找表的分布式算法。设计的电路通过软件进行了验证并进行了硬件仿真，结果表明：电路工作正确可靠，能满足设计要求。 关键词：FIR滤波器 FPGA 窗函数 分布式算法 流水线随着数字技术日益广泛的应用，以现场可

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：92160
    • 提供者：weixin_38530211

  1. 单片机与DSP中的基于FPGA的分布式算法FIR滤波器的设计实现

  2. 基于FPGA的分布式算法FIR滤波器的设计实现 中南大学信息与控制工程学院 王学梅 吴敏 FIR介绍 在许多信息处理过程中，如对信号的过滤、检测、预测等，都要广泛地用到滤波器，数字滤波器是数字信号处理中使用最广泛的一种方法，实现方法主要有IIR滤波器（无限冲激响应数字滤波器）和FIR滤波器（有限冲激响应数字滤波器）两种，其中，IIR滤波器需要执行无限数量卷积，能得到较好的幅度特性，其相位特性是非线性的；而FIR滤波器由有限个采样值组成，具有严格的线性相位特性。由于在数据通讯、语音信号处理、

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：106496
    • 提供者：weixin_38715567

  1. 单片机与DSP中的快速实现基于FPGA的脉动FIR滤波器

  2. 引言 　　目前，用FPGA(现场可编程门阵列)实现FIR(有限冲击响应)滤波器的方法大多利用FPGA中LUT(查找表)的特点采用DA(分布式算法)或CSD码等方法，将乘加运算操作转化为位与、加减和移位操作。这些结构需要占用器件较多的LE(逻辑元件)资源，设计周期长，工作频率低，实时性差。本文提出一种基于Stratix系列FPGA器件的新的实时高速脉动FIR滤波器的快速实现方法。利 用FGPA集成的DSP(数字信号处理器)乘加模块定制卷积运算单元，利用VHDL(甚高速集成电路硬件描述语言)元件

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：132096
    • 提供者：weixin_38603704
« 12 »