注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的16阶FIR滤波器的设计与实现.pdf

  2. 数字滤波器是一种用来过渡时间离散信号的数字系统,通过对抽样数据进行数学处理来达到频域 滤波的目的. 根据其单位冲激响应函数的时域特性可分为两类:无限冲激响应( IIR)滤波器和有限冲激 响应( F IR)滤波器. 与IIR滤波器相比, F IR的实现是非递归的,总是稳定的;更重要的是, F IR滤波器是 线性相位的,能保证信号在传输过程中不会产生失真[ 1 ] . 因此在高保真的信号处理领域,如数字音频、 图像处理、数据传输、生物医学等领域得到了广泛应用. 然而,数字滤波器的应用场合大部分都要

  3. 所属分类：硬件开发

    • 发布日期：2009-12-23
    • 文件大小：382976
    • 提供者：qin0820222

  1. 基于FPGA的IIR数字

  2. 目 录 摘 要 I Abstract II 第1章 绪 论 1 1.1课题的提出 1 1.2课题的意义 1 第2章 IIR数字滤波器简单介绍 3 2.1 IIR数字滤波器基本原理 3 2.2 IIR数字滤波器的基本结构 4 2.3 IIR数字滤波器的设计方法 5 2.4 IIR数字滤波器的实现方案 6 第3章MATLAB设计IIR数字滤波器 7 3.1 MATLAB在数字信号处理中的运用 7 3.2 IIR数字滤波器MATLAB设计 7 3.2.1 MATLAB程序设计 7 3.2.2 波形仿

  3. 所属分类：硬件开发

    • 发布日期：2010-05-24
    • 文件大小：1048576
    • 提供者：wwwb1112

  1. 基于FPGA分布式算法的滤波器设计

  2. 传统数字滤波器硬件的实现主要采用专用集成电路(ASIC)和数字信号处理器(DSP)来实现。FPGA内部的功能块中采用了SRAM的查找表(lo-ok up table，LUT)结构，这种结构特别适用于并行处理结构，相对于传统方法来说，其并行度和扩展性都很好，它逐渐成为构造可编程高性能算法结构的新选择。 分布式算法是一种适合FPGA设计的乘加运算，由于FPGA中硬件乘法器资源有限，直接应运乘法会消耗大量的资源。本文利用了丰富的存储器资源进行查找表运算，设计了一种基于分布式算法低通FIR滤波器；利用

  3. 所属分类：硬件开发

    • 发布日期：2012-05-03
    • 文件大小：187392
    • 提供者：zhangqinguili

  1. 一种基于FPGA的三相锁相环设计方法

  2. 一种基于FPGA的三相锁相环设计方法，汪志勇，舒泽亮，提出了一种可编程逻辑门阵列(FPGA)实现锁相环的设计方法。介绍了包括鉴相器(PD)、环路滤波器(Loop Filter)和压控振荡器(VCO)等在内的锁相�

  3. 所属分类：其它

    • 发布日期：2020-01-10
    • 文件大小：555008
    • 提供者：weixin_38727798

  1. 基于FPGA的程控滤波器的设计

  2. 以单片机和可编程逻辑器件（FPGA）为控制核心，设计了一个程控滤波器，实现了小信号程控放大、程控调整滤波器截止频率和幅频特性测试的功能。其中放大模块由可变增益放大器AD603实现，最大增益60dB,10dB步进可调，增益误差小于1%.程控滤波模块由MAX297低通滤波、TLC1068高通滤波及椭圆低通滤波器构成，滤波模式用模拟开关选择。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：345088
    • 提供者：weixin_38725086

  1. 基于异构多核可编程系统的大点FFT卷积设计与实现

  2. 如今FFT卷积广泛应用于数字信号处理，并且过去几年证实了异构多核可编程系统（HMPS）的发展。另外，HMPS已经成为DSP领域的主流趋势。因此，研究基于HMPS大点FFT卷积的高效地实现显得非常重要。基于重叠相加FFT卷积方法，设计一款针对输入数据流的高效流水重叠相加滤波器。介绍了基于HMPS的大点FFT卷积实现，获得了高精度的滤波效果。此外，采用流水技术的滤波器设计，提高系统处理速度、数据吞吐率和任务并行度。基于Xilinx XC7V2000T FPGA开发板上的实验表明，参与运算的采样点越大

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：392192
    • 提供者：weixin_38736652

  1. 基于FPGA的宽带数字信道化接收机的设计

  2. 现代电磁信号环境越来越复杂密集，要求电子战接收机必须具有很宽的处理带宽、高灵敏度、大动态范围、多信号并行处理和大量信息实时处理的能力。而数字信道化接收机不仅可以较好地满足上述要求，还可实现监视信道内信号的全概率截获。数字信道化过程是宽带数字接收机的核心，目前广泛采用基于多相滤波的数字信道化结构。这种结构先用高速的模数转换器（A／D）进行数据采样，得到的高速数据流经抽取降低数据速率后进入多相滤波器组，该滤波器组是由一个原型滤波器调制到多个支路。现场可编程门阵列（FPGA）中丰富的乘法器、锁存器及数

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：842752
    • 提供者：weixin_38656297

  1. 基于FPGA 的32阶FIR滤波器设计

  2. 研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案；讨论了窗函数的选择、滤波器的结构以及系数量化问题；阐述了FIR滤波器的FPGA实现，各模块的设计以及如何优化硬件资源，提高运行速度等问题。实验结果表明了该方法的有效性。 　　随着软件无线电的发展，对于滤波器的处理速度要求越来越高。传统的FIR滤波器一般采用通用DSP处理器，但是DSP处理器采用的是串行运算，而FPGA是现场可编程阵列，可以实现专用集成电路，另外还可以采用纯并行结构及考虑流水线结构，因此在处理速度上可以明显高于DSP处理

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：869376
    • 提供者：weixin_38662327

  1. 基于FPGA的主从式高速数据采集与传输系统

  2. 针对数据采集系统有信号形式多样、实时传输和灵活配置的要求，介绍了一种基于FPGA的数据采集和传输系统，以及系统数字电路的程序设计。该系统以现场可编程逻辑阵列（FPGA）作为数据采集、预处理、组帧和传输的控制核心，通过低速串口接收控制命令，以高速USB接口向控制台发送采集数据帧，设计了数字FIR滤波器滤除采集电路的信号干扰。测试结果表明，直流（DC）信号的平均测量精度为0.293%，交流（AC）信号的平均测量精度为0.642%，通道间相位差小于10°，适用于遥测和数据处理系统。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：400384
    • 提供者：weixin_38502814

  1. 基于XC2V1000型FPGA的FIR抽取滤波器的设计

  2. 现场可编程门阵列(FPGA)有着规整的内部逻辑阵列和丰富的连线资源，特别适用于数字信号处理，但长期以来，用FPGA实现抽取滤波器比较复杂，其原因主要是FPGA中缺乏实现乘法运算的有效结构。现在，FPGA集成了乘法器，使FPGA在数字信号处理方面有了长足的进步。本文介绍用Xilinx公司的XC2V1000型FPGA实现FIR抽取滤波器的设计方法。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：365568
    • 提供者：weixin_38592611

  1. 基于FPGA的可编程滤波器的设计

  2. 应变测试系统中传感器输出信号非常微弱，传感器与测量仪连接线较长容易引入干扰信号，且应变仪应用场地干扰信号不同。介绍了一种用FPGA实现的可编程IIR型滤波器，该滤波器以二阶基本节为核心，通过改变二阶基本节的系数来改变滤波器滤波模型及截止频率。嵌入式计算机把系数写入滤波器实现低通、高通、带通及带阻滤波。该滤波器在应变测量仪器应用上取得了很好效果。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：287744
    • 提供者：weixin_38602563

  1. 单片机与DSP中的基于FPGA的高速FIR数字滤波器的设计

  2. 1 引 言 　　目前FIR滤波器的实现方法主要有3种：利用单片通用数字滤波器集成电路、DSP器件和可编程逻辑器件实现。单片通用数字滤波器使用方便，但由于字长和阶数的规格较少，不能完全满足实际需要。使用DSP器件实现虽然简单，但由于程序顺序执行，执行速度必然不快。 　　FPGA有着规整的内部逻辑阵列和丰富的连线资源，特别适合于数字信号处理任务，相对于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好。但长期以来，FPGA一直被用于系统逻辑或时序控制上，很少有信号处理方面的应用，其原因主要

  3. 所属分类：其它

    • 发布日期：2020-11-30
    • 文件大小：154624
    • 提供者：weixin_38650508

  1. 单片机与DSP中的基于XC2V1000型FPGA的FIR抽取滤波器的设计作

  2. 1 引言    抽取滤波器广泛应用在数字接收领域，是数字下变频器的核心部分。目前，抽取滤波器的实现方法有3种：单片通用数字滤波器集成电路、DSP和可编程逻辑器件。使用单片通用数字滤波器很方便，但字长和阶数的规格较少，不能完全满足实际需要。使用DSP虽然简单，但程序要顺序执行，执行速度必然慢。现场可编程门阵列(FPGA)有着规整的内部逻辑阵列和丰富的连线资源，特别适用于数字信号处理，但长期以来，用FPGA实现抽取滤波器比较复杂，其原因主要是FPGA中缺乏实现乘法运算的有效结构。现在，FPGA集成了

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：97280
    • 提供者：weixin_38632046

  1. 单片机与DSP中的基于FPGA的四阶IIR数字滤波器

  2. 摘要：采用FPGA实现四阶IIR数字滤波器，通过两个二阶节级联构成数字椭圆低通滤波器。通带内波纹小于0.1dB，阻带衰减大于32dB。 关键词：四阶 IIR 椭圆滤波器 补码阵列乘法器常用的数字滤波器有ＦＩＲ数字滤波器和ＩＩＲ数字滤波器。ＦＩＲ数字滤波器具有精确的线性相位特性，在信号处理方面应用极为广泛，而且可以采用事先设计调试好的ＦＩＲ数字滤波器ＩＰ Ｃｏｒｅ来完成设计，例如Ａｌｔｅｒａ公司提供的针对Ａｌｔｅｒａ系列可编程器件的ＭｅｇａＣｏｒｅ，但是需要向Ａｌｔｅｒａ公司购买或申请试用版

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：105472
    • 提供者：weixin_38702726

  1. 单片机与DSP中的快速实现基于FPGA的脉动FIR滤波器

  2. 引言 　　目前，用FPGA(现场可编程门阵列)实现FIR(有限冲击响应)滤波器的方法大多利用FPGA中LUT(查找表)的特点采用DA(分布式算法)或CSD码等方法，将乘加运算操作转化为位与、加减和移位操作。这些结构需要占用器件较多的LE(逻辑元件)资源，设计周期长，工作频率低，实时性差。本文提出一种基于Stratix系列FPGA器件的新的实时高速脉动FIR滤波器的快速实现方法。利 用FGPA集成的DSP(数字信号处理器)乘加模块定制卷积运算单元，利用VHDL(甚高速集成电路硬件描述语言)元件

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：132096
    • 提供者：weixin_38603704

  1. EDA/PLD中的基于FPGA的音频处理芯片的设计

  2. 摘 要：提出一种采用现场可编程门阵列器件FPGA实现音频处理芯片的方案。首先对FIR滤波器的算法进行了改良，然后采用VHDL语言对音频处理芯片的每个模块分别设计。最后通过计算机软件对该芯片进行仿真，给出仿真波形和仿真结果，证明本芯片的设计达到了预期要求。 　　关键词：FPGA FIR数字滤波器 音频处理 VHDL 1 引言 随着数字技术日益广泛的应用，以现场可编程门阵列FPGA（Field Programmable Gate Array）[1]为代表的ASIC[2]器件得到了迅速的普及和

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：107520
    • 提供者：weixin_38528180

  1. 单片机与DSP中的基于XC2V1000型FPGA的FIR抽取滤波器的设计

  2. 摘要：介绍XC2V1000型现场可编程门阵列(FPGA)的主要特性和FIR抽取滤波器的工作原理，重点阐述用XC2V1000实现FIR抽取滤波器的方法，并给出仿真波形和设计特点。 1 引言抽取滤波器广泛应用在数字接收领域，是数字下变频器的核心部分。目前，抽取滤波器的实现方法有3种：单片通用数字滤波器集成电路、DSP和可编程逻辑器件。使用单片通用数字滤波器很方便，但字长和阶数的规格较少，不能完全满足实际需要。使用DSP虽然简单，但程序要顺序执行，执行速度必然慢。现场可编程门阵列(FPGA)有着规整的

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：219136
    • 提供者：weixin_38697659

  1. 一种基于MATLAB及FPGA的FIR低通滤波器的设计与实现

  2. 充分利用有限冲击响应数字滤波器（Finite Impulse Response digital filter ，FIR）系数的对称特性，借助于MATLAB语言和现场可编程门阵列（FPGA）实现了一种高效的低通滤波器。设计过程中通过简化的VHDL语言编写程序，实现了加减乘法运算，使用优化的CSD编码技术缩短了乘法器的运算时间，采用FPGA滤波器芯片和QuartusⅡ软件搭建仿真电路、用Matlab软件进行理论验证。实验结果基本符合理论值，验证了此种滤波器的实现方法简单，计算速度快，节省硬件资源，抗

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：1048576
    • 提供者：weixin_38597970

  1. 基于FPGA的音频处理芯片的设计

  2. 摘 要：提出一种采用现场可编程门阵列器件FPGA实现音频处理芯片的方案。首先对FIR滤波器的算法进行了改良，然后采用VHDL语言对音频处理芯片的每个模块分别设计。通过计算机软件对该芯片进行仿真，给出仿真波形和仿真结果，证明本芯片的设计达到了预期要求。 　　关键词：FPGA FIR数字滤波器 音频处理 VHDL 1 引言 随着数字技术日益广泛的应用，以现场可编程门阵列FPGA（Field Programmable Gate Array）[1]为代表的ASIC[2]器件得到了迅速的普及和发展

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：104448
    • 提供者：weixin_38529436

  1. 基于FPGA的判决反馈均衡器的设计与实现

  2. 1.   引言 　　在移动通信和高速无线数据通信中，多径效应和信道带宽的有限性以及信道特性的不完善性导致数据传输时不可避免的产生码间干扰，成为影响通信质量的主要因素，而信道的均衡技术可以消除码间干扰和噪声，并减少误码率。其中判决反馈均衡器（DFE）是一种非常有效且应用广泛得对付多径干扰得措施。目前DFE大致有以下几种实现方法：1）采用多片通用数字滤波器集成电路级联方式，但同时由与多片带来的体积和功耗的增加，在实际中运用不多。2）采用DSP来实现，如Motorola SC140就是单片的可编程

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：111616
    • 提供者：weixin_38626242
« 12 3 4 »