您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 基于FPGA的可重构智能仪器设计

  2. 在可重构系统(ReconfigurableSystem)中,硬件信息(可编程器件的配置信息)也可以像软件程序一样被动态调用或修改。这样既保留了硬件计算的性能,又兼具软件的灵活性。尤其是大规模可编程器件FPGA的出现,实时电路重构思想逐渐引起了学术界的关注[3]。可重构的实现技术又很多种方式,包括DSP重构技术、FPGA重构、DSP+FPGA重构、可重组算法逻辑体系结构、可进化硬件(EHW)、本地重构/Internet远程重构、SOPC/SOC重构。
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:212992
    • 提供者:weixin_38587473
  1. 基于FPGA的可重构智能仪器设计[图]

  2. 基于FPGA的可重构智能仪器设计[图],摘要:传统测试仪器普遍存在生产出来后普通用户难以改变其相对固定的功能,无法满足多样性的测量。基于此本
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:174080
    • 提供者:weixin_38660802
  1. EDA/PLD中的基于FPGA的可重构智能仪器设计

  2. 摘要:传统测试仪器普遍存在生产出来后普通用户难以改变其相对固定的功能,无法满足多样性的测量。基于此本文开发了基于FPGA的可重构智能仪器,利用SOPC Builder软件在FPGA中嵌入了Nios II处理器系统,采用可重构的应用框架技术利用HAL系统库进行软件设计。解决了由于测试对象复杂、测试设备多、测试资源利用率低所造成的测试系统的生产、维修成本过高,资源浪费等问题。   0 引言   传统测试系统由于专用性强、相互不兼容、扩展性差、缺乏通用化、模块化,不能共享 软硬件组成,不仅使开发效
  3. 所属分类:其它

    • 发布日期:2020-11-09
    • 文件大小:207872
    • 提供者:weixin_38716081
  1. 基于FPGA的可重构智能仪器设计

  2. 摘要:传统测试仪器普遍存在生产出来后普通用户难以改变其相对固定的功能,无法满足多样性的测量。基于此本文开发了基于FPGA的可重构智能仪器,利用SOPC Builder软件在FPGA中嵌入了Nios II处理器系统,采用可重构的应用框架技术利用HAL系统库进行软件设计。解决了由于测试对象复杂、测试设备多、测试资源利用率低所造成的测试系统的生产、维修成本过高,资源浪费等问题。   0 引言   传统测试系统由于专用性强、相互不兼容、扩展性差、缺乏通用化、模块化,不能共享 软硬件组成,不仅使开发效
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:248832
    • 提供者:weixin_38746701