数据采集系统中基于FPGA消除尖峰脉冲干扰pdf,48
化工自动化及仪表
第36卷
WHEN C00]n= >daTA data dAtA datAdaTA NULL
号经过倍频、辨向、计数后的时序图。
END CASE
2μ4
3
5μs6
END IF
在该描述中可见,电路中还引人了一个时钟信
B
号来同步计数器的操作,此时钟信号除了驱动该计
数模块的比较和计数操作按一定的时间问隔执行
Ok
外,还起到了抗干扰的功能。采用了外部时钟来使
clk
count
计数操作同步,只有在同步时
摘要：为了适应全数字化自动控制更加广泛的应用，采用现场可编程门阵列（FPGA）对异步串行通信控制器（UART）进行多模块的系统设计的方法，使串口通信的集成度更高。
对UART系统结构进行了模块化分解，可分为三个模块：FPGA波特率发生器控制模块、FPGA数据发送模块及数据接收模块。采用Verilog语言描述硬件功能，利用Xilinx公司的FPGA芯片，在Xilinx ISE Design Suite 13.4环境下进行设计、编译、综合、下载。采用第三方仿真工具ModelSim进行模拟仿真。
